「arithmetic code」を含む例文一覧(293)
1 2 3 4 5 6 次へ＞- TIME CODE ARITHMETIC METHOD, AND TIME CODE ARITHMETIC DEVICE
タイムコード演算方法、およびタイムコード演算装置 - 特許庁 - To obtain an arithmetic code at a high speed.
高速に算術符号を得る。 - 特許庁 - DECODING METHOD FOR ARITHMETIC CODE, DECODING DEVICE FOR ARITHMETIC CODE, AND DECODING PROGRAM FOR ARITHMETIC CODE
算術符号の復号化方法および算術符号の復号化装置ならびに算術符号の復号化処理プログラム - 特許庁 - PARALLEL ARITHMETIC PROCESSING DEVICE, DATA STRUCTURE OF INSTRUCTION CODE FOR PARALLEL ARITHMETIC PROCESSING, AND METHOD OF GENERATING INSTRUCTION CODE FOR PARALLEL ARITHMETIC PROCESSING
並列演算処理装置及び並列演算処理用の命令コードのデータ構造、並びに並列演算処理用の命令コードの生成方法 - 特許庁 - A second hash code is calculated from the arithmetic function.
前記算術関数から第二のハッシュ符号が計算される。 - 特許庁 - To provide an HMAC (message authentication code using hash function) arithmetic circuit which is used more widely than an existing HMAC arithmetic circuit.
既存のＨＭＡＣ演算回路よりも、用途が広いＨＭＡＣ演算回路を、提供する。 - 特許庁 - The correction amount arithmetic operation part 233 performs correction amount arithmetic operation based on a main scanning position and the determination code.
補正量演算部２３３は、主走査位置と判定コードを基に、補正量演算を行う。 - 特許庁 - A syndrome value arithmetic section 120 calculates the syndrome value of a code word of an inner code sequence and the syndrome value of a code word of an external code sequence.
シンドローム値演算部１２０は、内符号系列の符号語のシンドローム値と外符号系列の符号語のシンドローム値を演算する。 - 特許庁 - To reduce a delay occurred until a decoding start of an arithmetic code.
算術符号の復号開始までに生じる遅延を低減する。 - 特許庁 - A first hash code and a second hash code are respectively calculated from the first arithmetic function and the second arithmetic function.
第一の算術関数および第二の算術関数からそれぞれ第一のハッシュ符号および第二のハッシュ符号が計算される。 - 特許庁 - To provide a time code arithmetic method and a time code arithmetic device that can optimally be employed in the case of converting a standard to which a video signal conforms.
映像信号の規格を変換する際に最適に用いることができるタイムコード演算方法およびタイムコード演算装置の提供。 - 特許庁 - A first hash code and a second hash code are respectively calculated from the first arithmetic function and the second arithmetic function.
前記第一の算術関数および前記第二の算術関数からそれぞれ第一のハッシュ符号および第二のハッシュ符号が計算される。 - 特許庁 - To provide a MAC circuit or the like for carrying out a CRC code arithmetic operation by parallel arithmetic operations from parallel data the length of which being an arithmetic object is changed so as to generate an FCS code.
演算の対象となるデータ長が変化するパラレルデータから、並列演算によるＣＲＣ符号演算を行ってＦＣＳ符号を生成するＭＡＣ回路などを提供する。 - 特許庁 - An arithmetic circuit 412 calculates a difference between the inputted code and the code delayed by the register 411.
演算回路４１２は、入力されたコードとレジスタ４１１で遅延されたコードとの差を演算する。 - 特許庁 - The arithmetic encoding part 142 performs arithmetic encoding of a code sequence outputted from the variable-length encoding part 104.
算術符号化部１４２は、可変長符号化部１０４から出力される符号列を算術符号化する。 - 特許庁 - An arithmetic section 15 obtains a product of a code word X and a correlation matrix W.
演算部１５は、符号語Ｘと相関行列Ｗの積求める。 - 特許庁 - The DCT arithmetic section 15 applies DCT arithmetic processing to the difference and the code quantity calculation section 16 calculates a code quantity of a difference DCT coefficient.
ＤＣＴ演算部１５において差分値をＤＣＴ演算し、符号量算定部１６において差分ＤＣＴ係数の符号量を算定する。 - 特許庁 - CRC CODE ARITHMETIC CIRCUIT, FCS GENERATING CIRCUIT, AND MAC CIRCUIT
ＣＲＣ符号演算回路及びＦＣＳ生成回路並びにＭＡＣ回路 - 特許庁 - To speed up decoding processing for an arithmetic code including a range coder.
レンジコーダを含む算術符号に関して、復号化処理の高速化を図る。 - 特許庁 - User data is input into an EDC (error detection code) arithmetic circuit 101 from a host.
ユーザーデータは、ホストからＥＤＣ演算回路１０１に入力される。 - 特許庁 - An arithmetic circuit 416 calculates a difference between the inputted code and the code delayed by the registers 413-415.
演算回路４１６は、入力されたコードとレジスタ４１３乃至４１５で遅延されたコードとの差を演算する。 - 特許庁 - A quasi-check node calculator 412 performs a check node arithmetic operation of a check node for decoding the LDPC code, and one portion of a variable node arithmetic operation of a variable node for decoding the LDPC code as a quasi-check node arithmetic operation.
準チェックノード計算器４１２は、LDPC符号の復号のためのチェックノードのチェックノード演算と、LDPC符号の復号のためのバリアブルノードのバリアブルノード演算の一部とを、準チェックノード演算として行う。 - 特許庁 - To obviate buffering for determining data length information of arithmetic target data in cyclic code arithmetic processing of the data.
データの巡回符号演算処理において、演算対象データのデータ長情報を求めるためのバッファリングを不要とする。 - 特許庁 - This phase adjustment device includes a comparison code generation part, an arithmetic part, and a delay part.
位相調整装置は、比較コード生成部と、演算部と、遅延部とを備える。 - 特許庁 - To provide a compiler, an arithmetic operation system, and an object code generating method capable of improving the carrying out performance of an object code, and reducing a code size.
オブジェクトコードの実行性能に優れ、コードサイズも削減可能なコンパイラ、演算処理システム及びオブジェクトコード生成方法を提供する。 - 特許庁 - To prevent any bit column which is the same as a frame synchronizing code (m bits) from being generated, even when performing XOR arithmetic operations with a scramble code, when the frame synchronizing code is used from the scramble code, and to obtain secrecy of data by sharing the scramble code by a transmitter and a receiver.
スクランブル符号にフレーム同期符号（ｍビット）を使用するとき、スクランブル符号でＸＯＲ演算してもフレーム同期符号と同じビット列が発生しないようにすること。 - 特許庁 - A target code amount determination unit 205 determines a target code amount of the next slice based on a code amount by arithmetic encoding which already finishes from a code amount counting unit 222 before present slice arithmetic encoding finishes.
目標符号量決定部２０５は、現在のスライス算術符号化が終了する前に、符号量カウント部２２２からの既に終了した算術符号化による符号量に基づいて次のスライスの目標符号量を決定する。 - 特許庁 - A network arithmetic processing part is operated according to an object code not depending on the hardware.
ネットワーク演算処理部はハードウエアに依存しないオブジェクトコードによって動作する。 - 特許庁 - The control part 31 properly reads image data from each buffer 302-304 based on the control code of the intermediate code and makes an ROP arithmetic part 33 perform arithmetic processing.
中間コードの制御コードに基づいて制御部３１は、各バッファ３０２〜３０４から適宜画像データを読出しＲＯＰ演算部３３にて演算処理を行わせる。 - 特許庁 - Subsuming address arithmetic into auto-increment/decrement arithmetic improves both the performance and size of the generated code.
アドレス演算を自動増分／減分演算中に包含することで、生成されるコードの性能とサイズの両方が改良される。 - コンピューター用語辞典 - Further, a PI arithmetic circuit 172 carries out an arithmetic operation to calculate an inner code parity of each row by sequentially capturing the symbols captured by the PO arithmetic circuit 171.
また、ＰＩ演算回路１７２では、ＰＯ演算回路１７１に取り込まれる上記シンボルを順次取り込んで、各行の内パリティを算出するための演算を行う。 - 特許庁 - The embedding arithmetic section 164 generates a code X, on the basis of LSB side 4 bits of the VQ code from the VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient B, and supplies the code X to the composite section 60.
埋込み演算部１６４は、VQコード決定部５５からのVQコードのLSB側４ビットと予備係数Bの４ビットの情報からコードXを生成し、合成部６０に供給する。 - 特許庁 - The embedding arithmetic section 164 generates a code Y, on the basis of MSB side 4 bits of a VQ code from a VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient E, and supplies the code Y to a composite section 142.
埋込み演算部１６２は、VQコード決定部５５からのVQコードのMSB側４ビットと予備係数Eの４ビットの情報からコードYを生成し、合成部１４２に供給する。 - 特許庁 - The arithmetic part obtains an adjustment direction of the phase of the serial transfer data by use of a comparison result between the head code and the first comparison code and a comparison result between the head code and the second comparison code.
演算部は、先頭コードおよび第１比較コードの比較結果と、先頭コードおよび第２比較コードの比較結果とを用いて、シリアル転送データの位相の調整方向を求める。 - 特許庁 - The embedding arithmetic section 164 generates a code X, on the basis of LSB side 4 bits of the VQ code from the VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient B, and supplies the code X to the composite section 142.
埋込み演算部１６４は、VQコード決定部５５からのVQコードのLSB側４ビットと予備係数Bの４ビットの情報からコードXを生成し、合成部１４２に供給する。 - 特許庁 - The embedding arithmetic section 162 generates a code Y, on the basis of MSB side 4 bits of a VQ code from a VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient E, and supplies the code Y to a composite section 60.
埋込み演算部１６２は、VQコード決定部５５からのVQコードのMSB側４ビットと予備係数Eの４ビットの情報からコードYを生成し、合成部６０に供給する。 - 特許庁 - The PO arithmetic circuit 107 reads a PO code stored in a buffer 108 already, sets a syndrome arithmetic formula for calculating the PO code from the PO code, input sector data and a PI code, calculates a PO code of each column, and writes it back in the buffer 108.
ＰＯ演算回路１０７は、既にバッファ１０８に格納されているＰＯ符号を読み出し、このＰＯ符号と、入力されたセクタデータおよびＰＩ符号から、ＰＯ符号を算出するためのシンドローム演算式を設定し、各列のＰＯ符号を算出して、バッファ１０８に書き戻す。 - 特許庁 - A specific arithmetic control means 9a controls the execution and temporary stop of arithmetic processing by a specific arithmetic processing means 9b on the basis of the issue of an instruction code defined for the specific arithmetic processing.
特殊演算制御手段９ａは、特定の演算処理に対して定義されている命令コードの発行に基づいて、特殊演算処理手段９ｂでの演算処理の実行および一時停止を制御する。 - 特許庁 - To provide an arithmetic decoder capable of self-diagnosing whether arithmetic code data is decoded correctly.
算術符号データの復号化が正しく行われたかどうかの自己診断を行うことが可能な算術復号化装置を提供すること。 - 特許庁 - A value of an A code counter in a cartridge 20 is subjected to encrypted prescribed arithmetic processing, and a result is stored in a B code counter 29.
カートリッジ２０のＡコードカウンタの値に暗号化された所定の演算処理を行ってＢコードカウンタ２９に格納する。 - 特許庁 - In this CRC code arithmetic circuit 10 for operating a CRC code from 4-byte parallel data having a residual part at the last stage, a 4-byte parallel CRC code arithmetic circuit 2 operates in parallel the CRC code from 4-byte parallel data other than the last stage.
最終段に余り部分を有する４バイトパラレルデータからＣＲＣ符号を演算するＣＲＣ符号演算回路１０であって、４バイトパラレルＣＲＣ符号演算回路２は、最終段以外の４バイトパラレルデータからＣＲＣ符号をパラレルで演算する。 - 特許庁 - The PI arithmetic circuit 106 carries out PI coding arithmetic processing to the sector data of one line each, writes the obtained PI code in a memory 101, and inputs it in the PO arithmetic circuit 107 simultaneously.
ＰＩ演算回路１０６は、セクタデータに対し、１行ずつ、ＰＩ符号演算を実行し、得られたＰＩ符号をメモリ１０１に書き込み、同時に、ＰＯ演算回路１０７に入力する。 - 特許庁 - The embedding arithmetic section 57 generates a code Y, on the basis of MSB side 4 bits of a VQ code supplied from a VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient D, and supplies the code Y to a composite section 102.
埋込み演算部５７は、VQコード決定部１０１より供給されたVQコードのMSB側４ビットと予備係数Dからなる４ビットの情報からコードYを生成し、合成部１０２に供給する。 - 特許庁 - The embedding arithmetic section 59 generates a code X, on the basis of LSB side 4 bits of the VQ code supplied from the VQ-code decision section 55 and information in 4 bits comprising the preliminary coefficient A, and supplies the code X to the composite section 60.
埋込み演算部５９は、VQコード決定部５５より供給されたVQコードのLSB側４ビットと予備係数Aからなる４ビットの情報からコードXを生成し、合成部６０に供給する。 - 特許庁 - The information of the scramble codes is fed to a scramble code generating circuit 28, which generates a scramble code CODE corresponding to the information of each scramble code and gives it to a correlation arithmetic circuit 24.
スクランブルコード生成回路２８にこれらのスクランブルコードの情報を供給し、各スクランブルコードの情報に対応するスクランブルコードＣＯＤＥを生成して相関演算回路２４に供給する。 - 特許庁 - The embedding arithmetic section 59 generates a code X on the basis of LSB side 4 bits of the VQ code supplied from the VQ code decision section 55 and information in 4 bits comprising the preliminary coefficient A, and supplies the code X to the composite section 102.
埋込み演算部５９は、VQコード決定部１０１より供給されたVQコードのLSB側４ビットと予備係数Aからなる４ビットの情報からコードXを生成し、合成部１０２に供給する。 - 特許庁 - The embedding arithmetic section 57 generates a code Y, on the basis of MSB side 4 bits of a VQ code supplied from a VQ-code decision section 55 and information in 4 bits comprising the preliminary coefficient D, and supplies the code Y to a composite section 60.
埋込み演算部５７は、VQコード決定部５５より供給されたVQコードのMSB側４ビットと予備係数Dからなる４ビットの情報からコードYを生成し、合成部６０に供給する。 - 特許庁 - Further, a fixed length source coding circuit 22 is provided to convert an arithmetic code having a variable length code to a code having a fixed length and to output it, thus facilitating editing of a reconstructed image.
また、可変長符号である算術符号を、固定長化して出力するための固定長化処理回路22を設け、復元画像の編集を容易化する。 - 特許庁 - An arithmetic operation is performed by introducing a concept such as a pose code for expressing a stationary state and a movement code for expressing motion and by making each code to have a numeric value of the same dimension.
静止状態を表現するポーズコードと運動を表現するムーブコードという概念を導入し、互いに同一次元の数値とすることにより演算を行う。 - 特許庁 - An unconfirmed code length detection section 606 and 1st-3rd arithmetic sections, receiving code length information from a terminal 602, acquire the code length of a confirmed code part which is not affected by the carry signal from the connected code and output it.
未確定コード長検出部６０６、端子６０２よりのコード長情報、第１乃至第３演算部により、上記連結コードより桁上げ信号による影響を受けない確定コード部分のコード長が取得され出力される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
