「arithmetic- operation」を含む例文一覧(2389)
＜前へ 1 2 .... 17 18 19 20 21 22 23 24 25 .... 47 48 次へ＞- To provide a distributed control system for achieving both synchronicity and continuity of a control arithmetic operation in a plurality of field controllers.
複数のフィールドコントローラにおける制御演算の同時性と継続性の両立を図ることができる分散型制御システムを提供する。 - 特許庁 - A wheel velocity command arithmetic operation portion 505 indicates to a wheel driving portion 506 so as to drive a base body in response to this target moving velocity vector.
車輪速度指令演算部５０５は、この目標移動速度ベクトルに従って基体を駆動させるよう、車輪駆動部５０６に指示する。 - 特許庁 - To provide a method and device for generating moving image by which the quantity of arithmetic operation can be reduced by simplifying the calculation of the movement of an object.
物体の運動計算を簡略化して演算量を削減することができる運動像生成方法およびその装置を提供する。 - 特許庁 - The modulation control part 22 controls the modulating operation of the optical modulator 20 according to the control condition inputted from the control arithmetic part 21.
変調制御部２２は、制御演算部２１から入力された制御条件に基づいて、光変調器２０の変調動作を制御する。 - 特許庁 - A computer is made to execute a library generation program (32) for generating an arithmetic library (26) to be used for operation composition in designning of LSI.
ＬＳＩの設計における動作合成に用いられる演算ライブラリ（２６）を生成するライブラリ生成プログラム（３２）をコンピュータに実行させる。 - 特許庁 - A determining part 7 determines safety of the bridge being the determining object on the basis of the total score arithmetically operated by the total score arithmetic operation part 5.
判定部７は、合計点演算部５が演算した合計点に基づいて、判定の対象となる橋梁の安全性を判定する。 - 特許庁 - A filter coefficient operation part 6 of a weight-measuring device obtains a filter coefficient, by using a specified arithmetic expression for outputting to a signal processing section 5.
重量測定装置のフィルタ係数演算部６は、所定の演算式を用いてフィルタ係数を求めて信号処理部５に出力する。 - 特許庁 - To determine a tilt angle by simple arithmetic operation and to make the tilt angle appropriately adjustable in the process of recording or reproducing.
チルト角を簡単な演算処理によって求めることができるとともに、記録または再生過程においてチルト角を適宜調整可能とする。 - 特許庁 - The code range arithmetic logic 82 uses correction values of respective stages and finds the upper-limit value and lower-limit value through operations comprising an adding and a shifting operation.
コード範囲演算ロジック８２は、各段における補正値を用い、加算及びシフト演算からなる演算で上限値と下限値とを求める。 - 特許庁 - To easily prepare a mapping table for converting the image photographed with a real camera into an image viewed from a virtual point of view with a little arithmetic operation quantity.
実カメラの撮像画像を仮想視点から見た画像に変換するマッピングテーブルを、少ない演算量で簡単に作成可能とする。 - 特許庁 - To obtain a power switching control device capable of simply calculating at the time of an operation and performing high-speed control even with an inexpensive arithmetic device.
運用時における計算が簡便で、安価な演算装置でも高速な制御を行うことができる電力開閉制御装置を得る。 - 特許庁 - To provide a set displaying system wherein an operation instructor can directly understand a set operating instruction and an arithmetic result of the instruction.
集合操作指示とその指示の演算結果とを直接的に操作指示者に理解することができる集合表示システムを提供する。 - 特許庁 - To allow the equalizer to follow fluctuation in channel traffic by reducing an arithmetic operation required for updating tap coefficients while maintaining a convergence speed in the equalization processing.
等化処理において、収束速度を維持しながら、しかも、タップ係数更新の演算量を削減し、回線の変動に追従する。 - 特許庁 - The authentication server means 2 issues an authentication ticket 5 including collation information obtained by performing an irreversible arithmetic operation (f) on the secrecy information 4 (n) times.
認証サーバ手段２は秘密情報４に不可逆演算ｆをｎ回行なった照合情報を含んだ認証チケット５を発行する。 - 特許庁 - The arithmetic block of the plane computer has an address generator 3 and a parallel computer 4 and performs parallel operation after adjusting the plane area data.
面計算機の演算ブロックは、アドレスジェネレータ３と並列計算機４とを有して、面領域データを調整したのち、並列演算を行う。 - 特許庁 - To provide a digital camera where a time required for correction arithmetic operation of a dark output can be reduced in a waiting time during photographing.
撮影中の待ち時間に於いて暗出力の補正演算にかかる時間を短縮することができるデジタルカメラを提供することである。 - 特許庁 - Connection between an internal data bus (IO) and an external data bus (EXDB) is changed over by a transforming arithmetic circuit (704) in accordance with an operation mode, etc.
内部データバス（ＩＯ）と外部データバス（ＥＸＤＢ）との間の接続を、変換演算回路（７０４）により動作モード等に応じて切換える。 - 特許庁 - In the case of the battery driving and the microphone input, the arithmetic operation circuit 105 compresses and encodes input audio data by neglecting some lower bits.
バッテリ駆動で、マイク入力の場合、演算処理回路１０５は、入力音声データを、その下位数ビットを無視して圧縮符号化する。 - 特許庁 - To provide an image processor with which parallel operation to plural pieces of input image data can be performed by a single arithmetic unit.
複数の入力画像データに対する並行動作を単一の演算ユニットでおこなうことができる画像処理装置を提供すること。 - 特許庁 - The digital calibration arithmetic operation section 804 adds the correction value AM to the digital signals D9 to D0 and outputs them as a digital output value D_out.
デジタルキャリブレーション演算部８０４はデジタル信号Ｄ９〜Ｄ０に補正値ＡＭを加算してデジタル出力値Ｄｏｕｔとして出力する。 - 特許庁 - A multiplier 12 multiplies input data by the coefficient data stored in the ROM 13 for multiplication coefficients, and performs an n-bit arithmetic operation.
乗算器１２は、乗算係数用ＲＯＭ１３に記憶された前記係数データを入力データに乗算し、ｎビットの演算を行う。 - 特許庁 - The ring buffer configuration conducts control of sequentially writing data and control of sequentially reading data required for a succeeding arithmetic operation.
このリングバッファ構成において、データを逐次的にライトする制御、及び、次の演算時に必要なデータを逐次的にリードする制御を行う。 - 特許庁 - In this way, information can be obtained directly from the speckle diffraction light easily compared to arithmetic operation by using oversampling methods.
こうすることで、スペックル状の回折光から直接、オーバーサンプリング法を用いた演算処理に比べ、容易に上記情報を得ることができる。 - 特許庁 - HOME LOCATION REGISTER, SUBSCRIBER IDENTITY MODULE, WIRELESS COMMUNICATION SYSTEM, HOME LOCATION REGISTER METHOD, ARITHMETIC OPERATION METHOD, AND SUBSCRIBER IDENTITY METHOD
認証ベクトル生成装置、加入者認証モジュール、無線通信システム、認証ベクトル生成方法、演算方法及び加入者認証方法 - 特許庁 - An output means 69 reads data that are stored in a prescribed area of the storage means 67 and whose arithmetic operation is finished and provides an output.
出力手段６９は、格納手段６７の所定の領域に格納されている演算が終了したデータを読み出して出力する。 - 特許庁 - Physical quantity in the electromagnetic field is obtained by an A-ϕ method and an arithmetic operation is performed to move the free surface in accordance with a kinematic condition of the surface.
電磁場の物理量をＡ−φ法により求めて、自由表面を界面の運動学的条件に従って動かす演算を行う。 - 特許庁 - A timing control section 105 instructs the SSCH identification section 108 to conduct a correlation arithmetic operation in the timing on the basis of the first and second peak timings.
タイミング制御部１０５は、第１及び第２ピークタイミングに基づいて、ＳＳＣＨ同定部１０８に相関演算を行うタイミングを指示する。 - 特許庁 - Data used for the following operations are transferred to the data buffer (9) in parallel with the operation actions by the operation part (3), so that the operation part (3) is allowed operation constantly without being interrupted by inner transfer actions of arithmetic data to the data buffer (9) and allowed executing efficiently the SIMD operation.
ＳＩＭＤ演算部による演算動作に並行してデータバッファには以降の演算に用いるデータが転送されるから、ＳＩＭＤ演算部はデータバッファへの演算データの内部転送動作によって演算動作が中断されず、間段なく演算動作を行うことができ、ＳＩＭＤ演算を効率的に行うことができる。 - 特許庁 - The multiple-length arithmetic circuit performs read access of the multiple- length data in each processing unit of a plurality of bits, performs a partial operation of read data, performs write access of partial operation results, also repeats processing for transferring operation information necessary to the next partial operation to the next partial operation and operates the multiple-length data.
多倍長演算回路は、多倍長データを複数ビットの処理単位毎にリードアクセスし、リードデータを部分演算し、部分演算結果をライトアクセスすると共に次の部分演算に必要な演算情報を当該次の部分演算に引き渡す処理を繰り返して、多倍長データの演算を行う。 - 特許庁 - During the user authentication, the arithmetic program and password are sent to the authentication/settlement server 103 from the user terminal 1(104), while on the side of the authentication/settlement server 103, the sent arithmetic program and password are used to obtain an operation result.
ユーザ認証時には、ユーザ端末１（１０４）から、認証・決済サーバ１０３に演算プログラムとパスワードが送られ、認証・決済サーバ１０３側では、この送られてきた演算プログラムおよびパスワードを用いて演算結果を得る。 - 特許庁 - To provide an arithmetic unit and a computer, capable of performing the arithmetic operation of data in plural data formats, using a simple configuration.
複数のデータ形式のデータの演算を行う演算装置及び演算方法並びに計算装置に関し、簡単な構成で複数のデータ形式のデータの演算が行える演算装置及び計算装置を提供することを目的とする。 - 特許庁 - The digital safety protection system 2 includes an arithmetic logic unit 4 for executing a program of 2-out-of-4 logic operation of negative logic; a hard backup arithmetic logic unit 9 having a 2-out-of-4 logic circuit configured with hardware; and a determination unit 20.
デジタル安全保護装置２は、負論理の２アウトオブ４論理演算のプログラムを実行する論理演算装置４、ハードウェアによる２アウトオブ４論理回路を有するハードバックアップ論理演算装置９及び判定装置２０を備える。 - 特許庁 - A main arithmetic means 11 of an arithmetic unit 10 sequentially obtains the data on the latest operation states from the numerical controllers in the order set when the set interval times are elapsed according to a control program.
演算装置１０の主演算手段１１は、管理プログラムに従って設定されたインターバルの時間経過したときに設定された順番で複数の数値制御装置から最新の前記稼動状態のデータを順次取得する。 - 特許庁 - An operation module 13 always monitors a memory bus which connects the memory 7 with the bus conversion part 11, when the data passes the memory bus, performs predetermined arithmetic processing to the data obtained from the memory bus and records the arithmetic results in a memory 14.
演算モジュール１３は、メモリ７とバス変換部１１とをつなぐメモリバスを常時モニタし、そのメモリバスにデータが通るとメモリバスから得られるデータに対して所定の演算処理を行い、その演算結果をメモリ１４に記録する。 - 特許庁 - The current flowing into each phase of a motor 10 is detected with shunt resistors 31 to 33, operation amplifiers 34 to 36 and an arithmetic unit 60, and the current flowing into a power supply interruption device 40 is detected with the arithmetic unit 60.
モータ１０の各相に流れる電流をシャント抵抗３１〜３３、オペアンプ３４〜３６、及び、演算装置６０によって検出すると共に、電源遮断機４０に流れる電流を演算装置６０によって検出する。 - 特許庁 - When the calculation result stored in the arithmetic equation storage region 341 is selected by a predetermined operation of an input part 32 and displayed on a display part 33, the selected calculation result is inserted in the arithmetic equation that is being inputted.
そして、入力部３２の所定の操作によって計算式記憶領域３４１に記憶された計算結果が選択され、表示部３３に表示されると、入力中の計算式に選択された計算結果が挿入される。 - 特許庁 - To provide an arithmetic unit capable of optimizing a logical level, capable of preventing an increase in configuration information, capable of preventing reduction in area efficiency as an integrated circuit, capable of improving arithmetic operation efficiency, and capable of reducing electric power consumption.
論理レベルの最適化ができ、また構成情報の増大を防止でき、集積回路としての面積効率の低下を防止でき、また、演算効率の向上を図れ、しかも低消費電力化を図れる演算装置を提供する。 - 特許庁 - To provide an analog matrix arithmetic circuit where the dynamic range can be enlarged without enlarging the circuit scale compared to a digital matrix arithmetic circuit and a high speed operation can be performed with a low power consumption.
デジタル式行列演算回路に較べて回路規模を大きくすることなくダイナミックレンジを大きくとることができ、もって低消費電力での高速動作を行わせることのできるアナログ式行列演算回路を提供する - 特許庁 - This matching arithmetic circuit is provided with a flag memory for storing the processing contents of respective pixels (the selection of processing to be executed, corresponding point retrieval range, matching block size), and the value is read for each pixel, and the processing contents are selected so that a matching arithmetic operation can be executed.
各画素の処理内容（実行する処理の選択、対応点探索範囲、マッチングブロックサイズ）を保存するフラグメモリを具備し、画素ごとにその値を読み出して、処理内容を選択してマッチング演算を実行する。 - 特許庁 - Other users who read the UII data form the RFID tag 100 reads the RFID identification information and UII data from the RFID tag 100 and by performing encryption arithmetic operation and checking whether the arithmetic result matches the arithmetic result data stored in the RFID tag 100 whether the storage data of the RFID tag 100 are valid can be decided.
RFIDタグ１００からUIIデータを読み取る他の利用者は、RFIDタグ１００からRFID識別情報とUIIデータを読み出して暗号演算を行い、その演算結果が、RFIDタグ１００に格納されている演算結果データと一致するかをチェックすることで、RFIDタグ１００の格納データが正当かどうかを判断できる。 - 特許庁 - For arithmetic processing such as the setup of illumination that does not need to output a light modulation control signal to an illumination load 4, faster arithmetic processing can comparatively be performed by reading all the operation signals stored in the first memory part 12 and operating the respective light modulation signals by the arithmetic processing part 14.
照明の仕込みなど、照明負荷４に調光制御信号を出力する必要のない演算処理に対しては、第１の記憶部１２に記憶された全ての操作信号を読み出させて各々の調光表示信号を演算処理部１４で演算する方が早く演算処理をすることができる。 - 特許庁 - The first and second threads 11 and 12 include inputting operations 111 and 121 for reading data stored in a third memory 3, arithmetic operations 112 and 122 for performing an arithmetic operation on the basis of the data without performing the inputting operations again, and outputting operations 113 and 123 for writing data obtained by the arithmetic operations in the third memory 3.
第１及び第２スレッド１１，１２は、第３メモリ３に記憶されたデータを読み込む入力動作１１１，１２１と、入力動作を再度行なうことなく、そのデータに基づき演算する演算動作１１２，１２２と、演算動作によって得られたデータを第３メモリ３に書き込む出力動作１１３，１２３とを含む。 - 特許庁 - An behavioral synthesis part 31 generates an intermediate level description described with a plurality of pieces of arithmetic processing represented by the operation level description and a flow of data delivered between the plurality of pieces of the arithmetic processing, and adds timing information indicating timing where each of the plurality of pieces of the arithmetic processing is executed.
動作合成部３１は、動作レベル記述により表される複数の演算処理と当該複数の演算処理間で引き渡されるデータの流れとが記述された中間レベル記述を生成し、当該複数の演算処理のそれぞれが実行されるタイミングを示すタイミング情報を付加する。 - 特許庁 - Plural composite data base arithmetic processings are generated by a decomposition generation part 11 from a composite data base arithmetic operation supplied from an operator, the evaluation function stored in an evaluation function set file 4 is applied for the plural composite data base arithmetic processings and evaluation information is acquired by an evaluation information acquisition part 12.
オペレータより与えられた複合データベース演算から分解生成部１１によって複数の複合データベース演算処理を生成し、上記複数の複合データベース演算処理について評価関数集合ファイル４に記憶されている評価関数を適用し評価情報取得部１２によって評価情報を取得する。 - 特許庁 - The monopulse Doppler radar device 100 includes a main arithmetic processing section 130 and an auxiliary arithmetic processing section 140, capable of performing high-speed operation as a digital arithmetic processing section for calculating distance, relative speed, and azimuth of a target by inputting an I signal digital value and a Q-signal digital value from an A/D conversion section 126.
モノパルスドップラレーダ装置１００は、Ａ／Ｄ変換部１２６からＩ信号ディジタル値、Ｑ信号ディジタル値を入力してターゲットの距離、相対速度及び方位を算出するディジタル演算処理部として、主演算処理部１３０と高速演算が可能な補助演算処理部１４０の２つを備える構成としている。 - 特許庁 - A processing cycle number arithmetic operation model 212 is also provided to calculate the arithmetic processing cycle number of a simulation object hardware function block of the auxiliary simulation model 205, and is controlled so that the other model becomes an output waiting state from the auxiliary simulation model 205 in a simulation executing period equivalent to the arithmetic processing cycle number.
さらに処理サイクル数演算モデル２１２を備えることにより、補助用シミュレーションモデル２０５の模擬対象ハードウェア機能ブロックの演算処理サイクル数を算出し、その演算処理サイクル数分のシミュレーション実行期間内は、他のモデルは補助用シミュレーションモデル２０５からの出力待ち状態となるように制御する。 - 特許庁 - Then, it localizes the phase of the periodic fluctuation from the phase of the reference signal where the arithmetic result becomes maximum from among a plurality of arithmetic results, and localizes the amplitude of the periodic fluctuation from the arithmetic result where the absolute value becomes maximum, and sets the amount of the corrective operation for offset of the periodic fluctuation, based on each of these parameters.
そして、その複数の演算結果の中から、演算結果が最大となる参照信号の位相から周期変動の位相を特定し、絶対値が最大値となる演算結果から周期変動の振幅を特定し、これら各パラメータに基づき、周期変動相殺用の補正操作量を設定する。 - 特許庁 - The operation system for operation by inputting a command and an operand from a CPU, is composed of a memory group 13, an address control sequencer 12 and an arithmetic unit 14 and executes polynominal operation and parallel operation by designating the input/output addresses of memories of plural sets from the command and the operand.
ＣＰＵからコマンドとオペランドを入力して演算を行う演算装置であって、メモリ群１３とアドレスコントロールシーケンサ１２と演算装置１４から構成され、コマンドとオペランドから複数組のメモリの入出力アドレスを指定して多項演算および並列演算を実行する。 - 特許庁 - The evaluation formula of a facility optimal operation is obtained by a server computer according to simple data input, and the arithmetic operation of the optimal operation plan of an energy facility being a target is performed by using this evaluation formula, and the optimal operation plan is transmitted from the server computer to a terminal computer.
容易なデータ入力により、サーバ計算機で設備最適運転の評価式を求め、この評価式を利用して対象施設のエネルギー設備の最適運転計画を演算し、サーバ計算機から最適運転計画を端末計算機に送信するものである。 - 特許庁 - Further, among the two data read for a 1st operation, the DRAM data to be also used for the next operation are temporarily held in a hold circuit 21 of an operation unit OU, and then, the data are re-written to the memory cells MC in a non-volatile manner as new FeRAM data to prepare for the next arithmetic operation.
さらに、最初の演算のために読み出した２つのデータのうち、次の演算にも使用するＤＲＡＭデータを、演算ユニットＯＵの保持回路２１に一時的に保持した後、次の演算に備えて、新たなＦｅＲＡＭデータとして、メモリセルＭＣに不揮発的に書き戻すようにしている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
