「arithmetic- operation」を含む例文一覧(2389)
＜前へ 1 2 .... 20 21 22 23 24 25 26 27 28 .... 47 48 次へ＞- At the time of performing an arithmetic operation by an electronic circuit in an equivalence testing device, an Euler method and a backward Euler method are alternately performed in each micro-sampling time interval ΔT.
等価試験装置内の電子回路による演算を、微小サンプリング時間間隔ΔT毎にオイラー法と後退オイラー法を交互に行うものである。 - 特許庁 - Thus, pre-scanned image data are averaged in a gray level direction, and a gamma table is prepared by an arithmetic operation using the image data.
これにより、プレスキャンした画像データは、階調方向に平均化されたことになり、この画像データを用いてガンマテーブルが演算により作成される。 - 特許庁 - To provide an arithmetic device which can exclude remainder operation from processing accompanying cyclic addressing frequently carried out in audio signal processing.
本発明は、オーディオ信号処理で頻繁に行われる巡回アドレシングを伴なう処理から、剰余演算を省くことができる演算装置を提供する。 - 特許庁 - The processing part has an algebra arithmetic part which executes operation between identifiers using the product operator as a multiplication operator and the sum operator as an addition operator.
そして、処理部は、積演算子を乗算演算子とし、和演算子を加算演算子とし、識別子間の演算を実行する代数演算部を有する。 - 特許庁 - The ECC processing part 331 performs error correction by ECC arithmetic operation in the erasure mode to the data and ECC stored in the data buffer 33.
ＥＣＣ処理部３３１は、データ・バッファ３３に格納されているデータおよびＥＣＣに対してイレージャー・モードでＥＣＣ演算処理による誤り訂正を行なう。 - 特許庁 - The arithmetic circuit 101 calculates the object luminance BV by performing a well-known operation by using the quantity of light through the lens by the photometer 103.
演算回路１０１（図１）は測光装置１０３によるレンズ透過光量を用いて周知の演算を行うことにより、被写体輝度ＢＶを算出する。 - 特許庁 - An interpolation image generation circuit 15 generates an interpolation image data for frame interpolation using the motion vector detected by the motion vector arithmetic operation circuit 14.
補間画像生成回路１５は、フレーム補間のために、動きベクトル演算回路１４により検出された動きベクトルを用いて補間画像データを生成する。 - 特許庁 - That is, a data synthesis section 11 performs a prescribed weighting arithmetic operation without weighting a demodulation signal whose received signal strength indicator is lower than the threshold value.
即ち、データ合成部１１では、しきい値より低い受信電界レベルの復調信号の重み付けをしない状態で、所定の重み付け演算を実行する。 - 特許庁 - To set an optimal dynamic range and quantization indent width and a quantization indent width required for internal arithmetic operation even when the input of fixed bits is required.
固定されたビット数での入力を要する場合にも、最適なダイナミックレンジと量子化刻み幅、及び、内部演算に必要な量子化刻み幅を設定する。 - 特許庁 - At timing specified by the operation timing data, an arithmetic processing circuit can output a control current corresponding to the correspondent Boolean value to each of control elements.
演算処理回路は、動作時期データで特定される時期に、対応するブール値に応じた制御電流を各制御要素に向けて出力することができる。 - 特許庁 - The arithmetic operation of the numerics of noise equivalent luminance difference NEED in an Lab space is performed from the parameters ΔL^*, Δa^* and Δb^* in the L^*a^*b^* color system.
そのＬ^＊ａ^＊ｂ^＊表色系におけるパラメータΔＬ^＊、Δａ^＊、Δｂ^＊からＬａｂ空間におけるノイズ等価輝色差ＮＥＥＤの数値を演算する。 - 特許庁 - In the core 12, the ROM 32, an arithmetic operation mechanism 34 and a plurality of processing parts 40 generating the original operations and various functions of the core 12 are incorporated.
コア１２に、ＲＯＭ３２、算術演算機構３４及び、コア１２の本来的な動作及び諸機能を生じさせる処理部４０が複数内蔵される。 - 特許庁 - To retrieve a free channel at a high speed without increasing an arithmetic operation amount and a circuit scale even if the number of channels in a system band is so large.
システム帯域内のチャネル数が多い場合でも演算量や回路規模の増大を伴うことなく高速に空きチャネルを高速に検索する。 - 特許庁 - The growth impulse for growing vibration (increasing amplitude) up to target amplitude, is determined with respective excitation pulses by the growth quantity arithmetic operation part 145.
成長量演算部１４５によって、振動を目標振幅まで成長させる（振幅を増加させる）ための成長力積を各加振パルスごとに求める。 - 特許庁 - When the electronic flash device is in a single shot light emission mode, the arithmetic operation part obtains the correct light emission intensity according to the object distance, the stop value, and the imaging sensitivity.
電子閃光装置が単発発光モードの場合、演算部は、撮影距離と、絞り値と、撮像感度とに応じて、適正発光強度を求める。 - 特許庁 - An image photographed by the CCD camera 2 is taken into a computer 4 for an image analysis, where the computer 4 is used as an arithmetic operation device.
ＣＣＤカメラ２によって撮像された画像は、演算装置としてのコンピュータ４に取り込まれ、コンピュータ４によって画像解析が行われる。 - 特許庁 - To achieve a stable estimation of a road surface friction factor with a higher accuracy covering wide ranging running conditions while facilitating tuning with a simple structure minimizing arithmetic operation.
簡単な構成で演算量も少なく、チューニングも容易に行うことができ、幅広い走行条件で安定して精度良く路面摩擦係数を推定する。 - 特許庁 - To provide a cryptographic processing device that does not require an intermediate register for storing the arithmetic operation of an FO function in operations of the FO function and an FL function.
ＦＯ関数及びＦＬ関数の演算において、ＦＯ関数の演算結果を格納する中間レジスタを不要にする暗号処理装置を提供する。 - 特許庁 - Filter arithmetic parts 2a and 2b receives a couple of voice data arrays and perform filter operation, by using the filter coefficient array selected by the selection parts 5a and 5b.
フィルタ演算部２ａ，２ｂは、一対の音声データ列を受け、フィルタ係数列選択部５ａ，５ｂが選択したフィルタ係数列を用いてフィルタ演算を行う。 - 特許庁 - To provide a controller with gas blending arithmetic operation that can be interlocked easily with temperature control and can control the flow rate and components and composition of an atmospheric gas.
温度制御との連動が容易な雰囲気ガスの流量及び成分組成の制御を可能とするガスブレンド演算付き調節計を提供する。 - 特許庁 - When the scale of a light shielding area is smaller than a prescribed threshold, the arithmetic part 120 determines that the deposit is present on the operation face, and the operation face driving part 140 moves the operation face in the Z axial direction to eliminate the influence of the deposit.
演算部１２０は、遮光領域の大きさが所定の閾値より小さい場合に付着物が操作画面上にあると判断し、操作面駆動部１４０で操作面をＺ軸方向に移動することで付着物の影響を排除する。 - 特許庁 - A processor has: an arithmetic and logic unit 13 performing at least one of the four arithmetic operations and a shift operation; a decimal point position register 14 holding decimal point position data of the fixed-point arithmetic; and a rounding/saturation processor 20 performing prescribed rounding and saturation processing to output of the arithmetic and logic unit 13 based on the decimal point position data held in the decimal point position register 14.
四則演算とシフト演算の少なくとも一方を行う算術論理演算ユニット１３と、固定小数点演算の小数点位置データを保持する小数点位置レジスタ１４と、小数点位置レジスタ１４に保持される小数点位置データに基づいて、算術論理演算ユニット１３の出力に対して所定の丸め及び飽和処理を行う丸め／飽和処理器２０とを有する。 - 特許庁 - Based on the incident light amount signal from the sum arithmetic operation circuit 36, the arithmetic operation circuit 35 dynamically controls the resistance value of the feedback resistor 34 according to the incident light amount so as to always obtain the high output level of the differential amplifier circuit 33 and to secure an input dynamic range irrespective of the incident light amount.
演算回路３５は和演算回路３６からの入射光量信号に基づいて、差動増幅回路３３の出力レベルを入射光量の多少に関らず常に高くとれ、入力ダイナミックレンジも確保できるように、入射光量に応じて帰還抵抗３４の抵抗値を動的に制御する。 - 特許庁 - The microcomputer is provided with an operation unit 2 to perform an arithmetic processing, a cache memory 3 used as built-in memory to write/read data by the operation unit 2 and connected with an external memory 5 by bus and a cache validity flag 4 to display validity of the cache memory 3 used as the built-in memory by the arithmetic unit 2.
演算処理を行う演算ユニット２と、この演算ユニット２によりデータの書き込み・読み出しを行うとともに、外部メモリ５にバス接続された内蔵メモリ兼キャッシュメモリ３と、演算ユニット２により内蔵メモリ兼キャッシュメモリ３の有効性を表示するキャッシュ有効フラグ４とを有する。 - 特許庁 - Thus, even when the adaptive filter 1 comprises a fixed decimal point arithmetic operation processor and the gain of the feedback path HAB reaches 1 or over, no overflow takes place in the arithmetic operation of the adaptive filter 1 and a desired (e.g. the same degree when the gain is less than 1) echo suppression amount can be obtained.
このため、適応フィルタ１が固定小数点演算型のプロセッサで構成されている場合において帰還経路Ｈ_ABの利得が１倍以上となっても、適応フィルタ１の演算においてオーバーフローを生じることなく、所望（例えば、利得が１倍未満の場合と同程度）のエコー抑圧量を得ることができる。 - 特許庁 - The selectors 130a and 130b input the arithmetic element stored in the resistor 120a to the FMAC 140a in the matrix operation, and successively select the resistors 120a-120d one by one and supplies the arithmetic element stored in the selected resistor to the FMAC 140a in the inner product operation of vector.
セレクタ１３０ａ、１３０ｂは、行列演算時にはレジスタ１２０ａに記録されている演算要素をＦＭＡＣ１４０ａに入力し、ベクトルの内積演算時には、レジスタ１２０ａ〜１２０ｄを順繰りに一つずつ選択し、選択したレジスタに記録された演算要素をＦＭＡＣ１４０ａに供給する。 - 特許庁 - A value (an OFF period voltage drop quantity) obtained by subtracting voltage of the battery 16 in the arithmetic operation timing just before finishing an OFF period, is calculated from the voltage of the battery 16 in the arithmetic operation timing just after starting a period (the OFF period) when an electric current is not output to the battery 16 side from the regulator 14 side among a predetermined period.
所定期間のうちレギュレータ１４側からバッテリ１６側に電流が出力されない期間（オフ期間）の開始直後の演算タイミングにおけるバッテリ１６の電圧から、オフ期間の終了直前の演算タイミングにおけるバッテリ１６の電圧を減算した値（オフ期間電圧低下量）を算出する。 - 特許庁 - The activity meter includes; an acceleration sensor 1 for detecting the body movement of the user's body; an arithmetic processing part 2 for finding various activity amounts from the result of detection by the acceleration sensor 1; an input operation part 4 for the user to input various set values; and a display part 5 for displaying the result of arithmetic operation of the activity amounts.
活動量計は、身体の体動を検出する加速度センサ１と、加速度センサ１の検出結果から各種の活動量を求める演算処理部２と、ユーザが各種設定値を入力するための入力操作部４と、活動量の演算結果を表示する表示部５を備える。 - 特許庁 - A storage element (MC) is constituted of four variable resistance elements (VREa-VREd) arranged circularly, write-in bit lines (WBLa, WBLb) and digit lines (DLa, DLb) are current-driven, and a magnetic field having intensity in accordance with data of arithmetic operation and contents of arithmetic operation is applied to the variable resistance element.
環状に配置される４個の可変抵抗素子（ＶＲＥａ−ＶＲＥｄ）で記憶素子（ＭＣ）を構成し、書込ビット線（ＷＢＬａ，ＷＢＬｂ）およびデジット線（ＤＬａ，ＤＬｂ）を電流駆動して、可変磁性体抵抗素子に演算データおよび演算内容に応じた強度の磁界を印加する。 - 特許庁 - To reduce the circuit scale and to attain filter arithmetic operation with an optional tip length below the number of taps of a filter by adopting a configuration such that the number of multipliers or polarity inverters having multiplication function is selected less than the number of the taps of the filter (number of stages of shift registers) and the filter arithmetic operation is conducted with divisions within one tip period.
乗算器または乗算機能を果たす極性反転器の数をフィルタのタップ数（シフトレジスタの段数）よりも減らし、フィルタ演算を１チップ期間内で分割して行なう構成にすることで、回路規模の縮小を図るとともに、フィルタのタップ数以下の任意のチップ長のフィルタ演算を可能にする。 - 特許庁 - A PHS terminal 100 in the home mode conducts an authentication arithmetic operation on the basis of an authentication key and an authentication random number by a DTMF signal from an authentication unit 400 and transmits the result of the authentication arithmetic operation in terms of the DTMF signal to the authentication unit 400 via a PHS cordless master phone 200 and a subscriber exchange 300.
家庭モードのＰＨＳ端末１００は認証鍵と認証装置４００からのＤＴＭＦ信号による認証乱数とで認証演算し認証演算結果をＤＴＭＦ信号でＰＨＳコードレス親電話機２００と加入者交換機３００を介し認証装置４００へ送る。 - 特許庁 - This quantum circuit is configured to perform approximate quantum Fourier transformation with 2^n as a model based on the quantum circuit of non-approximate quantum Fourier transformation using a neighboring 2-quantum bit arithmetic operation and the conventional quantum circuit of non-approximate quantum Fourier transformation using the neighboring 2-quantum bit arithmetic operation, which are configured so as to be decomposed like self-similarity.
自己相似的に分解構成された、近傍２量子ビット演算を用いた近似でない量子フーリエ変換の量子回路と、近傍２量子ビット演算を用いた近似でない量子フーリエ変換の従来的量子回路に基づいて、２^ｎを法とする近似量子フーリエ変換を行う量子回路を構成する。 - 特許庁 - In the second conditional flags, the flag contents are formed by OR between the flag contents of themselves before the arithmetic operation of the respective processor elements and establishment of the prescribed conditions in the arithmetic operation of the respective processor elements, when the flags once become '1' in the flag contents, they hold states of '1' until reset instructions to the second flags are issued.
第２の条件フラグは、各プロセッサエレメントの演算前の自らのフラグ内容と各プロセッサエレメントの演算における上記所定の条件成立との論理和によりフラグ内容が形成され、このフラグ内容において一旦“１”となれば該第２のフラグに対するリセット命令が発行されるまで“１”の状態を保持する。 - 特許庁 - To provide an arithmetic unit and an operation controlling method capable of efficiently transferring data between plural computing elements in respect to an arithmetic unit including plural computing elements such as an integer computing element, a floating point computing element and a graphics computing element arranged in parallel in its inside and its operation controlling method.
整数演算器および浮動小数点演算器あるいはグラフィックス演算器などの演算器が並列に内蔵された演算装置及び演算制御方法に関し、複数の演算器間でのデータのやり取りを効率よく行える演算装置及び演算制御方法を提供することを目的とする。 - 特許庁 - The voice switch 23c first applies a correlation arithmetic operation to a transmission signal tx and a past received signal rx for a prescribed period just after start of speech to measure a bypass delay time of an acoustic echo corresponding to the received voice and set a correlation arithmetic operation object period K based on the measured delay time.
ボイススイッチ２３ｃにおいて、先ず通話開始直後の一定期間に送話信号txと過去の受話信号rxとの相関演算を行うことにより受話音声に対応する音響エコーの回り込み遅延時間を測定し、この測定された遅延時間をもとに相関演算対象期間Ｋを設定する。 - 特許庁 - The arithmetic operation correcting means 11a and the prediction correcting means 13a correct the arithmetic operation or the prediction on the basis of the comparing result of the consumption heat quantity Q arithmetically operated in the past and the past data previous by a reference period of the consumption heat quantity Q.
さらに、演算補正手段１１ａと予測補正手段１３ａとを有し、演算補正手段１１ａ及び予測補正手段１３ａは、過去に演算された消費熱量Ｑと、当該消費熱量Ｑの基準周期だけ前の過去データとの比較結果を基準にして、演算又は予測を補正する。 - 特許庁 - Namely, while a coordinate position specified with pixel values (R value, G value, and B value) of one pixel of the input image data is determined as the interpolating arithmetic operation point in three-dimensional color space, eight grating points which are closest to the interpolating arithmetic operation point are retrieved as primary neighboring points and 24 grating points which are close secondly are retrieved as secondary neighboring points.
すなわち、３次元色空間において入力画像データのある画素の画素値（Ｒ値、Ｇ値、Ｂ値）から特定される座標位置を補間演算点としてその補間演算点に最も近い８つの格子点を１次近傍点、次に近い２４つの格子点を２次近傍点として検索する。 - 特許庁 - A color conversion section 12 after reading a three-dimensional LUT corresponding to a color Y among Y, M, C, and K out of a storage part 3 specifies an interpolating arithmetic operation point corresponding to input image data in the three-dimensional LUT (step S1), retrieves primary neighboring points and secondary neighboring points for the interpolating arithmetic operation point (step S2).
色変換部１２はＹＭＣＫのうち色Ｙに対応する３次元ＬＵＴを記憶部３から読み出した後、３次元ＬＵＴにおいて入力画像データに対応する補間演算点を特定し（ステップＳ１）、この補間演算点に対する１次近傍点、２次近傍点を検索する（ステップＳ２）。 - 特許庁 - The signal 41, 42 are given to a complex QPSK arithmetic section 13, which applies complex OPSK arithmetic operation between the signals 41, 42 and 2nd spread codes Si, Sq generated by spread code generators 33, 34, and LPF 18-21 filter the resultant signals.
信号４１，４２は、複素ＱＰＳＫ演算部１３に入力され、拡散符号生成器３３，３４で生成された第２の拡散符号Ｓｉ，Ｓｑとの間で複素ＱＰＳＫ演算が実行され、ＬＦＰ１８〜２１によりフィルタリングされる。 - 特許庁 - The prediction arithmetic section 159 performs a prediction arithmetic operation on the basis of a prediction tap supplied from an area extract section 158 and a prediction coefficient supplied to the coefficient memory 157, generates and outputs a Y signal of a component signal.
予測演算部１５９において、領域抽出部１５８より供給された予測タップおよび係数メモリ１５７に供給された予測係数に基づいた予測演算が行われ、コンポーネント信号のＹ信号が生成され出力される。 - 特許庁 - An arithmetic processing section 4 applies a prescribed conversion arithmetic operation to a BER(D) distribution curve obtained from a BER measurement section 3 receiving changed threshold levels (D) so as to allow the Q to be visually grasped through a graph displayed on a display section 5.
閾値レベルＤを変化させることによりＢＥＲ測定部３から得られるＢＥＲ（Ｄ）分布曲線を、演算処理部４が所定の変換演算を行うことにより、表示部５に表示されたグラフからＱ値を視覚的に把握する。 - 特許庁 - Meanwhile, a pixel value comparison section compares color values in the CMY color space before and after the logic arithmetic operation by the logic arithmetic section 3, and an output image selection section 6 selects the color value that has been color-converted by the input color conversion section 1, if they match.
一方、論理演算部３による論理演算前後のＣＭＹ色空間の色値を画素値比較部５で比較し、一致していれば入力色変換部１で色変換されたままの色値を出力画像選択部６で選択する。 - 特許庁 - The controller 1 of the hardware part of a control device is configured to perform a control arithmetic operation from a signal from an input/output device 3, and to output a control arithmetic result through an input/output device 3 to a process 4, and provided with a timer part 17 to be excited in a fixed cycle.
制御装置のハードウェア部のコントローラ１は、入出力装置３からの信号により制御演算を行い、制御演算結果を入出力装置３経由で、プロセス４へ出力し、一定周期で励起するタイマ部１７を有する。 - 特許庁 - Also, points whose similarity is high are selected from among similarity arithmetic results calculated in the plurality of divided reference image areas so that a matching arithmetic operation in a retrieval range across the plurality of divided images can be carried out.
また、複数の分割された参照画像領域で求められた類似度演算結果の中からさらに類似度の高い点を選び出すことにより、複数の分割画像にまたがる探索範囲におけるマッチング演算を行うことを可能とする。 - 特許庁 - When an arithmetic operation of a certain ALU 12 is unnecessary, an arithmetic pause signal (nop) generated by the instruction code is given to the latch elements 21 and 22, and a change of data input signals A_IN and B_IN is prevented from being transmitted to the ALU 12.
或るＡＬＵ１２の演算動作が不要であるとき、命令コードによって生成された演算休止信号（ｎｏｐ）をラッチ素子２１及び２２に与えて、そのＡＬＵ１２にデータ入力信号Ａ_IN及びＢ_INの変化が伝播することを阻止する。 - 特許庁 - A correlation arithmetic operation is executed between image frames with respect to the correlation arithmetic blocks to obtain the result of correlation of the outside of the specified area as a first correlation result and to obtain the result of correlation of the inside of the specified area as a second correlation result.
これら相関演算ブロックに関して、画像フレーム間で相関演算を実行して規定領域外の相関結果を第１の相関結果として求めると共に、規定領域内の相関結果を第２の相関結果として求める。 - 特許庁 - In order to perform desired operation on data to be processed of each data series to output processed data, an arithmetic processing unit changes an arithmetic processing function by establishing a connection relation of internal components according to connection information.
演算処理部は、データ系列毎に処理対象データに対して所望の演算処理を実施して処理結果データを出力するために、接続情報に応じて内部の構成要素の接続関係を確立することで演算処理機能を変更する。 - 特許庁 - To provide an information processing unit capable of saving power by controlling the number of built-in LAN switches to be operated according to the number of arithmetic processing units in operation among a plurality of arithmetic processing units constituting an information processing unit, and the amounts of network traffic in a plurality of built-in LAN switches.
情報処理装置を構成する複数の演算処理部の動作中の演算処理部の数、複数の内蔵ＬＡＮスイッチのネットワークトラフィック量に応じて動作する内蔵ＬＡＮスイッチ数を制御することにより、省電力化を実現する。 - 特許庁 - Concretely, the echo canceller replaces a learning coefficient μ being an arithmetic parameter of the filter coefficient ω(n) with a prescribed value f for the initial lock period (steps S1 to S4) and carries out the arithmetic operation on the basis of Equation (3) after a lapse of the initial lock period (steps S5 to S8).
具体的には、フィルタ係数ω（ｎ）の演算パラメータである学習係数μを、初期引込み期間においては一定値ｆに置き換え（ステップＳ１〜Ｓ４）、初期引込み期間の経過後は、（３）式に基づいて演算する（ステップＳ５〜Ｓ８）。 - 特許庁 - In this case, since re-encoding using a random number R generated by a random number generation part 160 is performed, the numerical value of each digit configuring the secret key D to be used for an actual arithmetic operation by an arithmetic execution part 130 is selected at random each time.
このとき、乱数発生部１６０で発生させた乱数Ｒを利用した再符号化が行われるため、演算実行部１３０が実際に演算に用いる秘密鍵Ｄを構成する各桁の数値は、毎回、ランダムに選ばれる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
