「arithmetic」を含む例文一覧(12016)
＜前へ 1 2 .... 26 27 28 29 30 31 32 33 34 .... 240 241 次へ＞- To reduce computational complexity and to prevent adverse influences of an arithmetic operation error.
演算量を削減するとともに演算誤差の悪影響を防ぐ。 - 特許庁 - IMAGE MEMORY CONTROLLER, GRAPHIC ARITHMETIC UNIT AND RENDERING PROCESSING METHOD
画像メモリ制御装置、グラフィック演算装置およびレンダリング処理方法 - 特許庁 - To provide a multivalent arithmetic circuit consisting of a small number of single electron transistors.
少数個の単電子トランジスタで多値論理演算回路を構成する。 - 特許庁 - The adaptive filter 40 outputs a prediction noise sound signal to the difference arithmetic means 43 on the basis of a difference signal sent from the difference arithmetic means 36 and an output signal from the difference arithmetic means 43.
適応フィルタ４０は、差分演算手段３６から送られてきた差分信号と、差分演算手段４３からの出力信号とに基づいて生成した予測ノイズ音信号を差分演算手段４３に出力する。 - 特許庁 - The arithmetic processing unit executes a process for betting game media.
上記演算処理装置は、遊技媒体をベットする処理を実行する。 - 特許庁 - DATA ARITHMETIC PROCESSOR INCLUDING OUTPUT DISPLAY AND AUTOMATIC TELLER MACHINE
出力ディスプレイを含むデ—タ演算処理装置及び現金自動入出機。 - 特許庁 - The processor executes instructions in an instruction set by an arithmetic unit 204 and executes other custom instructions by a second arithmetic unit 205, respectively.
本発明によるプロセッサは、命令セット内の命令は演算器２０４で、それ以外のカスタム命令は第２演算器２０５でそれぞれ実行する。 - 特許庁 - A 2nd arithmetic unit generates the attached signals, and since the digital power amplifier is provided with a 1st arithmetic unit, that modulates an input signal into a digital signal for power amplification and with other arithmetic units, by using the arithmetic units for the 2nd arithmetic unit, the attached signals can be generated without adding a new circuit.
第二の演算器で付加信号を発生させるが、デジタル電力増幅装置には入力信号を電力増幅用のデジタル信号に変調する第一の演算器やその他の演算器が元来から備えられているので、これらの演算器を第二の演算器として用いることによって、新たな回路を追加することなく付加信号を発生させることができる。 - 特許庁 - The processing device in this invention is constituted with a memory unit which can store data, a butterfly arithmetic processing part to perform plural of butterfly arithmetic processing and a processing part to reassemble bits in reverse order which writes result of the plural butterfly arithmetic processing by the butterfly arithmetic processing part into a memory address reassembled in reverse bit order without writing the results of the butterfly arithmetic processing into the memory address in processing sequence.
本発明の処理装置は、データを記憶可能なメモリと、複数のバタフライ演算処理を行うバタフライ演算処理部と、バタフライ演算処理部による複数のバタフライ演算処理の結果を処理順のメモリのアドレスに書き込まず、ビット逆順の並び替えを行ったメモリのアドレスに該バタフライ演算処理の結果を書き込むビット逆順並び替え処理部とを有する。 - 特許庁 - In this case, an arithmetic value in response to lightness is added to the other component.
このとき、他の成分に対して明度に応じた演算値を加算する。 - 特許庁 - To quickly perform arithmetic processing by shortening the time involved in acquiring a secondary parameter which is preliminarily stored in a memory and is necessary to the arithmetic processing.
メモリ上にあらかじめ格納された演算処理に必要な２次パラメータの取得に伴う時間を短縮することにより、高速に演算処理を行う。 - 特許庁 - ARITHMETIC UNIT AND METHOD USING SPN STRUCTURE IN F- FUNCTION
Ｆ関数内部にＳＰＮ構造を用いた演算装置および演算方法 - 特許庁 - To provide an arithmetic device for cipher that has resistance to simple electric power analysis of selection document type of (n-1) input type, and has high arithmetic efficiency.
（ｎ−１）入力型の選択文書型の単純電力解析に対する耐性を備え、演算効率のよい、暗号用演算装置を提供すること。 - 特許庁 - A parameter arithmetic portion 22 subtracts the attenuation speed from a value representing an amplitude.
パラメータ演算部２２では、振幅を表す値から減衰速度を減算する。 - 特許庁 - An arithmetic section 15 obtains a product of a code word X and a correlation matrix W.
演算部１５は、符号語Ｘと相関行列Ｗの積求める。 - 特許庁 - ARITHMETIC METHOD OF ESTIMATED NECESSARY TIME FOR OPERATION IN DISH WASHING AND DRYING MACHINE, AND DISH WASHING AND DRYING MACHINE HAVING ARITHMETIC FUNCTION OF ESTIMATED NECESSARY TIME FOR OPERATION
食器洗浄乾燥器の予想運転所要時間演算方法，及び予想運転所要時間の演算機能を有する食器洗浄乾燥器 - 特許庁 - To provide an easy integer arithmetic method for a notch filter with high precision without an offset due to a numerical arithmetic error in a steady state.
定常状態において数値演算誤差によるオフセットを発生せずに、簡単でかつ、高精度なノッチフィルタの整数演算方法を提供する。 - 特許庁 - To reduce the amount of memory for storing data and to increase the speed of arithmetic processing in an arithmetic unit achieving FFT (or IFFT) processing by hardware.
ＦＦＴ（又はＩＦＦＴ）処理をハードで実現する演算装置において、データを格納するためのメモリ量の削減と、演算処理の高速化を図る。 - 特許庁 - To provide an electronic device enabling data transfer in which the number of interruptions to an arithmetic control means is reduced so as to reduce the load on the arithmetic control means.
演算制御手段に対する割込み回数を削減し、演算制御手段の負荷を低減したデータ転送を可能とする電子機器を実現すること。 - 特許庁 - To provide a linear feedback shift arithmetic device with little delay, a communication device, a microprocessor, and a data output method in the linear feedback shift arithmetic device.
遅延の少ない線形帰還シフト演算装置、通信装置、マイクロプロセッサ、及び線形帰還シフト演算装置におけるデータ出力方法を提供する。 - 特許庁 - To provided a direction control system which performs desired linear driving by a driving signal, which is obtained by simple arithmetic processing, without using an arithmetic circuit for exclusive use.
専用の演算回路を用いず簡単な演算処理で得られる駆動信号で所望の線形駆動を行う方向制御システムを提供する。 - 特許庁 - This photodetector is provided with N pieces of units 100_1-100N and a digital arithmetic circuit 40.
Ｎ個のユニット１００_1〜１００_Nおよびデジタル演算回路４０を備える。 - 特許庁 - To make error occurring in color arithmetic processing less noticiable on a reproduced picture.
色演算処理で生じる誤差を再生画面上で目立ちにくくする。 - 特許庁 - An addition part 13 adds a correction value to the PID arithmetic output in every specific time proportional cycle and outputs an addition PID arithmetic output.
加算部１３は所定の時間比例周期毎にＰＩＤ演算出力に補正値を加算して加算ＰＩＤ演算出力を出力する。 - 特許庁 - A prediction arithmetic part 15 performs a prediction arithmetic operation, based on data supplied from region segmenting parts 13 and 14 by using the output of the prediction coefficient memory 12.
予測演算部１５は、予測係数メモリ１２の出力を使用して、領域切り出し部１３、１４から供給されるデータに基づく予測演算を行う。 - 特許庁 - With this, very small value and invalid coefficient data with a value 0 are not processed at the data arithmetic operation section 12, which can reduce the arithmetic operation.
これにより、非常に小さい値や０を値として取る無効係数データについてはデータ演算部１２で処理が行なわれず、演算量を削減できる。 - 特許庁 - The arithmetic result is displayed in the second display area 2b in a displayable range, and when a fraction is present, the arithmetic result is displayed in a floating state in which fractions are rounded-off.
第２行表示領域２ｂには、演算結果を、表示可能な範囲で表示し、端数が出るときには切捨てるフローティング状態で表示する。 - 特許庁 - The integrated arithmetic circuit starts an arithmetic operation to acquire the sum value of instruction to be executed in sections A to C of an instruction flow according to a control signal c1.
積算演算回路は、制御信号ｃ１に従って、命令フローの区間Ａ〜Ｃで実行される命令のサム値を得る演算を開始する。 - 特許庁 - METHOD, PROGRAM, AND DEVICE FOR INTEGER ARITHMETIC OPERATION
整数演算の方法および整数演算プログラム、ならびに整数演算装置 - 特許庁 - Then, the repetition processing of the division and remainder arithmetic operation is executed only by the set number of times of processing loop by an ALU 811 in an arithmetic part 8.
（４）演算部８内のＡＬＵ８１１により、設定された処理ループ回数だけ除算および剰余演算の繰り返し処理を実行する。 - 特許庁 - The adaptive arithmetic decoding section 110 includes an arithmetic decoding section 111, a symbol appearing probability control section 114, and a probability state storing section 115.
適応算術復号部１１０は、算術復号部１１１と、シンボル出現確率制御部１１４と、確率状態格納部１１５とを有する。 - 特許庁 - The bit string M_i has a bit length predetermined in each arithmetic unit C_i.
ビット列Ｍ_ｉは演算器Ｃ_ｉごとに予め定められたビット長をもつ。 - 特許庁 - To to accurately detect a mobile object while reducing an arithmetic processing load.
演算処理負担を軽減しつつ、移動物体の検出を正確に行う。 - 特許庁 - The determination unit 20 determines whether the output of the arithmetic logic unit 4 through a NOT circuit agrees with the output of the arithmetic logic unit 9.
判定装置２０は、ＮＯＴ回路を通した、論理演算装置４の出力と、論理演算装置９の出力とが一致しているか否かを判定する。 - 特許庁 - The watt-hour meter 1 includes an arithmetic processing part 9 and a display 10.
電力量計１は、演算処理部９と、表示器１０とを備える。 - 特許庁 - To promote the efficiency of arithmetic processing by a processor without errors.
演算器による演算処理を誤りなく効率化することを課題とする。 - 特許庁 - The DCT arithmetic section 15 applies DCT arithmetic processing to the difference and the code quantity calculation section 16 calculates a code quantity of a difference DCT coefficient.
ＤＣＴ演算部１５において差分値をＤＣＴ演算し、符号量算定部１６において差分ＤＣＴ係数の符号量を算定する。 - 特許庁 - To provide an arithmetic encoder and an arithmetic decoder in which the time required for initialization processing of a generation probability table can be reduced.
発生確率テーブルの初期化処理に要する時間を削減することが可能な算術符号化装置及び算術復号化装置を提供する。 - 特許庁 - To provide an arithmetic unit for quickly executing an arithmetic operation when any register hazard occurs by setting an exception enable flag as '0'.
例外イネーブルフラグが０にセットされており、レジスタハザードが起こった場合に、高速に演算を実行する演算装置を提供することを目的とする。 - 特許庁 - The authentication circuit 210 compares the access key with the external arithmetic result z, and authenticates the main body device 100 when the access key coincides with the external arithmetic result z (S13).
認証回路２１０は、アクセスキーと外部演算結果ｚとを比較し、両者が同一の場合に、本体機器１００を認証する（Ｓ１３）。 - 特許庁 - To provide a technology to improve usability when substituting an arithmetic element as an operation object designated from a graph into an arithmetic expression to carry out an operation.
グラフから指定した演算の対象である演算要素を、演算式に代入して演算を行う際のユーザビリティを向上させる技術を提供する。 - 特許庁 - Then, a Boolean arithmetic operation is performed (S14), and the fillet or the like is prepared again for the shape obtained as the result of the arithmetic operation (S16), and a draft is prepared (S18).
次いでブーリアン演算を行い（Ｓ１４）、演算されて得た形状に再びフィレットなどを作成した後（Ｓ１６）、抜き勾配を作成する（Ｓ１８）。 - 特許庁 - Using the combination (G, g), an arithmetic means 2 performs remainder calculation.
この（Ｇ，ｇ）の組みを用い、演算手段２において、剰余演算を行う。 - 特許庁 - To solve the problem that it is difficult to efficiently perform exclusion control of pixel arithmetic processing.
ピクセル演算処理の排他制御を効率良く行うことは難しい。 - 特許庁 - The arithmetic execution part (12) executes the extracted instructions by a macro-instruction.
演算実行部（１２）は、取り出した命令をマイクロ命令により実行する。 - 特許庁 - b_i, that is the i-direction component of the b-factor, is determined by performing arithmetic on the k(r, t) (109).
該k（r、t）の演算からb-factorのi方向成分であるbiを求める（１０９）。 - 特許庁 - A second arithmetic section 25 extracts a noise component from the supplied signal.
第２演算部２５は、供給された信号からノイズ成分を抽出する。 - 特許庁 - To provide a power consumption controller capable of reducing change quantity of power consumption of an arithmetic processor and stabilizing an operation of the arithmetic processor.
演算処理装置の消費電力の変化量を低減し、演算処理装置の動作を安定化することのできる消費電力制御装置を提供する。 - 特許庁 - To provide an optical parallel arithmetic unit for executing a much higher speed analog parallel arithmetic operation by shortening a time to be spent on input/output time as much as possible.
入出力時にかかる時間をできるだけ短縮し、より高速なアナログ並列演算を行うことができる光並列演算装置を提供する。 - 特許庁 - A feature quantity arithmetic unit 34 calculates the feature quantity of broadcast contents.
特徴量演算部３４は、放送コンテンツの特徴量を算出する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
