「arithmetic」を含む例文一覧(12016)

＜前へ 1 2 .... 29 30 31 32 33 34 35 36 37 .... 240 241 次へ＞
  • An angle arithmetic unit 2 calculates an angle of a frequency component based on the absolute value of the XY coordinates outputted from the FFT arithmetic unit 1.
    角度演算ユニット２は、ＦＦＴ演算ユニット１から出力されたＸＹ座標値の絶対値に基づいて、周波数成分の角度値を算出する。 - 特許庁
  • POSITIONING OPERATION METHOD AND POSITIONING ARITHMETIC UNIT, AND ARTICULATED MANIPULATOR
    位置決め演算方法および位置決め演算装置ならびに多関節マニピュレータ - 特許庁
  • DEVICE AND METHOD FOR CREATING RAINWATER AND POLLUTANT INFLOW ARITHMETIC MODEL
    雨水・汚濁物流入量演算モデルの作成装置及び作成方法 - 特許庁
  • To restrain cost by properly estimating fastening torque without a detecting means having high resolution and an arithmetic operation means capable of performing high speed arithmetic operation.
    高分解能な検出手段や高速演算が可能な演算手段がなくても締付トルクの推定を適切に行うことでコストを抑える。 - 特許庁
  • This invention is applicable to linear regression arithmetic units or digital video cameras.
    本発明は、線形回帰演算装置またはデジタルビデオカメラに適用できる。 - 特許庁
  • The module design is centered around three concepts: the decimal number, the context for arithmetic, and signals.A decimal number is immutable.
    このモジュールは、 10 進数型、算術コンテキスト (context for arithmetic)、そしてシグナル (signal) という三つの概念を中心に設計されています、10 進数型は変更不可能な型です。 - Python
  • Simultaneously, each slave station processes the dam control data by an arithmetic process part 14B similarly to the arithmetic processing part 14A and displays the result as a display part 15B.
    また、これと同時に各子局でも、演算処理部１４Ｂは演算処理部１４Ａと同様のダム管理データの演算を行い、表示部１５Ｂで表示する。 - 特許庁
  • Heat characteristics are related with an arithmetic and/or processing component 102, and processing by the component 102 is scheduled so that a temperature threshold cannot be exceeded in the arithmetic operation.
    熱特性は、演算および／または処理コンポーネント１０２に関連し、演算は温度閾値を越えないようにコンポーネント１０２による処理がスケジューリングされる。 - 特許庁
  • An X-ray fluoroscopic apparatus 2 comprises a differential arithmetic coefficient adjusting part 8.
    Ｘ線透視装置２は差分演算係数調整部８を備えている。 - 特許庁
  • User data is input into an EDC (error detection code) arithmetic circuit 101 from a host.
    ユーザーデータは、ホストからＥＤＣ演算回路１０１に入力される。 - 特許庁
  • To provide a method for introducing structure of an average power arithmetic unit by which circuit scale is simplified under conditions satisfying requested arithmetic operation error precision.
    要求される演算誤差精度を満たす条件下で、回路規模の簡略化が図れる平均電力演算装置の構成導出方法を提供する。 - 特許庁
  • To relieve burden on an arithmetic processing while keeping realistic picture display.
    リアルな画像表示を維持しつつ、演算処理にかかる負荷を低減する。 - 特許庁
  • To provide a standard deviation arithmetic circuit whose circuit configuration is simplified.
    回路構成を簡単にした標準偏差値演算回路を提供する。 - 特許庁
  • To provide an image processor and image processing method which a circuit for performing a discrete cosine arithmetic operation and a wavelet arithmetic operation can be made to be of a small-scale.
    離散的コサイン演算及びウェーブレット演算を実行する回路を小規模にできる画像処理装置及び画像処理方法を提供する。 - 特許庁
  • Arbitrary threshold butterfly arithmetic means 12 connected with the data storing means 11 execute a butterfly arithmetic operation, and the results are stored in the data storing means 11 in the next stage.
    データ記憶手段11に接続された任意しきい値バタフライ演算手段12はバタフライ演算を実行し、次段のデータ記憶手段11に記憶する。 - 特許庁
  • A pressure center movement arithmetic section 123 calculates the movement of the pressure center using the position of the pressure center from the pressure center arithmetic section 122.
    圧力中心移動演算部１２３は、圧力中心演算部１２２からの圧力中心位置を用いて、圧力中心の移動量を演算する。 - 特許庁
  • To achieve accurate determination of predictive coefficient with minimized arithmetic processing.
    演算処理が少なく、かつ精度の高い予測係数の決定を可能にする。 - 特許庁
  • For instance, the types of magnification capable of being designated by the second arithmetic processing are set as fixed magnification such as two-fold one, and the magnification capable of being designated by the first arithmetic processing is optional.
    例えば第２演算処理で指定可能な倍率の種類を２倍等の固定倍率とし、第１演算処理で指定可能な倍率を任意とする。 - 特許庁
  • A matrix arithmetic operation part 24 converts input image data into output image data by an arithmetic operation using a matrix which is read from the data storage part 23.
    マトリクス演算部２４は、データ記憶部２３から読み出したマトリクスを用いた演算により、入力画像データを出力画像データに変換する。 - 特許庁
  • To provide a high-speed and low-power-consumption inverse matrix arithmetic circuit.
    高速かつ電力消費の低い逆行列演算回路を提供する。 - 特許庁
  • A first arithmetic section 22 obtains a level change in the supplied signal.
    第１演算部２２は、供給された信号のレベル変化量を求める。 - 特許庁
  • An arithmetic circuit 10 applies the video data of a previous frame to the input video data 12 of (n) bits, reduces noise and outputs an arithmetic result by (n+a) bits.
    演算回路１０は、ｎビットの入力映像データ１２に、前フレームの映像データを適用してノイズ低減し、演算結果を（ｎ＋ａ）ビットで出力する。 - 特許庁
  • An HJ register 102 stores an estimate value by the estimate arithmetic section 108.
    ＨＪレジスタ１０２は、推定演算部１０８による推定値を保持する。 - 特許庁
  • To execute an image detection process with a small arithmetic amount.
    少ない演算量で画像検出処理を実行することを課題とする。 - 特許庁
  • In the SIMD type microprocessor, each of the PEs includes an arithmetic part including n (n is a natural number being two or more) arithmetic circuits and performing the processing of maximally n kinds of data at once by the arithmetic circuits.
    本発明のＳＩＭＤ型マイクロプロセッサでは、各ＰＥは、ｎ個（ｎは２以上の自然数）の演算回路を含みこれら演算回路によって一度に最大ｎ個のデータ処理を行う演算部を備えることを特徴とする。 - 特許庁
  • The inter-data logical arithmetic operation of the pair bit lines of both memory blocks is performed by activating the logical arithmetic circuits, and the logical arithmetic results are simultaneously written to all Y addresses of selected X address in at least one memory block.
    この論理演算回路の活性化により、両メモリブロックのペアビット線のデータ間の論理演算を行い、その論理演算け結果を少なくとも１つのメモリブロック内の選択Ｘアドレスの全Ｙアドレスに同時に書込む。 - 特許庁
  • The input data extraction part extracts data of an arithmetic target from the read input bit string based on preset first position information, and extends the extracted data of the arithmetic target to a bit width of the arithmetic part.
    そして、入力データ抽出部は、予め設定された第１位置情報に基づいて、読み出した入力ビット列から演算対象のデータを抽出し、抽出した演算対象のデータを演算部のビット幅に拡張する。 - 特許庁
  • Adaptive filters 47, 48 output a prediction noise sound signal to a difference arithmetic means 39 on the basis of a difference signal fed from the difference arithmetic means 39 and output signals from sum arithmetic means 42, 43.
    適応フィルタ４７，４８は、差分演算手段３９から送られてきた差分信号と、和演算手段４２，４３からの出力信号とに基づいて生成した予測ノイズ音信号を差分演算手段３９に出力する。 - 特許庁
  • In a tapped molten iron quantity grasping arithmetic part 12, necessary molten iron quantity grasping arithmetic part 14 and molten iron stocked quantity grasping arithmetic part 16, firstly, the tapped molten iron quantity, necessary molten iron quantity and present molten iron stocked quantity, are obtd.
    出銑溶銑量把握演算部１２、所要溶銑量把握演算部１４、及び溶銑在庫量把握演算部１６において、まず、前記出銑溶銑量、前記所要溶銑量、及び前記現在溶銑在庫量を求める。 - 特許庁
  • When the arithmetic circuit 101 later can not receive the half push operation signal from the release switch 141, or when the arithmetic circuit 101 receives a full push operation signal, the arithmetic circuit 101 controls the backlight driving part 162 so as to turn on the backlight 7b with luminance A.
    その後、演算回路１０１は、レリーズスイッチ１４１からの半押し操作信号を受信できなくなるか、全押し操作信号を受信すると、バックライト７ｂを輝度Ａで点灯するようバックライト駆動部１６２を制御する。 - 特許庁
  • In this arithmetic processing unit 1, arithmetic means 2 performing arithmetic processing of information received via an interconnection network 3 are interconnected while mutually keeping even intervals by the interconnection network 3 to form the torus-like interconnection network 3.
    本発明に係る演算処理ユニット１は、結合網３を介して受信した情報の演算処理を行う演算手段２が結合網３によって互いに等間隔を保ちつつ連結されてトーラス状の結合網３を形成する。 - 特許庁
  • To provide a processor generating different exceptions at the time of executing an instruction for a sub-arithmetic unit when the sub-arithmetic unit is not added to a CPU, and at the time of designating the non-use of the sub-arithmetic unit by software.
    副演算装置をＣＰＵに付加していないときに副演算装置用の命令を実行した場合と、副演算装置の不使用がソフトウエアで指定されたときに異なる例外を発生できるプロセッサを提供する。 - 特許庁
  • When winning a minor role, this game machine determines an arithmetic expression according to symbols putting out two tokens or four tokens, when winning an "RP (Replay)", determines an arithmetic expression by a sorting lottery respectively, and determines the number of changing times of ceiling values based on the determined arithmetic expression.
    小役当選のとき、２枚又は４枚払出の図柄別に、又は「ＲＰ」のとき、それぞれ振り分け抽選により演算式が決定され、その決定された演算式に基づく天井値の変更回数が決定される。 - 特許庁
  • In the table 20, a cryptographic arithmetic expession F(x) is assigned for each key number N so that a first cryptographic arithmetic expression F1(x) can be assigned to a first master key 2a, and that a second cryptographic arithmetic expression F2(x) can be assigned to a second master key 2b.
    テーブル２０は、例えば第１マスターキー２ａに第１暗号演算式Ｆ１(ｘ)、第２マスターキー２ｂに第２暗号演算式Ｆ２(ｘ)というように、キー番号Ｎごとに暗号演算式Ｆ(ｘ)が割り当てられている。 - 特許庁
  • Then, preceding fuzzy arithmetic units 8A to 8D and a front fuzzy arithmetic unit 9 infers whether a point is a phoneme demarcation point or not based on these calculated results and moreover, a latter fuzzy arithmetic unit 10 performs the final inference.
    これらの演算結果に基づき前段ファジイ演算器８Ａ〜８Ｄ及び前段ファジイ演算器９が音素区分点であるか否かにつき推論を行い、さらに後段ファジイ演算器１０が最終的に推論を行う。 - 特許庁
  • The decision part 32 decides whether to reduce the processing load of the arithmetic processing by the arithmetic part 33 based on the predicted increase rate input from the prediction part 31, and outputs a decision result to the arithmetic part 33.
    判定部３２は、予測部３１から入力される予測増加率に基づき、演算部３３による演算処理の処理負荷を低減すべき状態であるか否かを判定し、判定結果を演算部３３へ出力する。 - 特許庁
  • A selecting part 106 selects one of shift data and the arithmetic result of the equipment 105 based on the arithmetic result of the equipment 104 and the selected one is stored in the part 101 as new arithmetic data.
    選択部１０６にて、演算器１０４の演算結果に基づき、シフトデータと演算器１０５の演算結果のいずれか一方を選択し、選択したものを新たに演算データとして演算データ記憶部１０１に格納する。 - 特許庁
  • To maintain critical arithmetic precision for performing divided parallel arithmetic operations with precision suitable for various targets, and for continuously outputting new stored results by adding and subtracting old stored results and the multiplied result in this multi-media arithmetic unit.
    マルチメディア演算器には、様々な目的に応じて適した精度でいくつかに分割並列演算する能力と旧蓄積結果と乗算結果を加減算して新蓄積結果を連続して出すという高性能が要求される。 - 特許庁
  • Interconnection mechanisms 5 are arranged corresponding to each arithmetic element 1, respectively, and each of the interconnection mechanisms 5 is interconnected so that the arithmetic element 1 corresponding to the interconnection mechanisms itself refers to data held by the arithmetic element 1 isolated by a desired distance.
    各演算要素１に対応して相互接続機構５をそれぞれ設け、各相互接続機構５は、自身に対応した演算要素１が所望の距離離れた演算要素１が有するデータを参照するよう相互接続する。 - 特許庁
  • When the lock request is permitted, the shader pipe 22 performs arithmetic processing of the pixel, and when the lock request is rejected, the shader pipe 22 sets the pixel in a waiting state with the arithmetic processing of the pixel interrupted and performs arithmetic processing of another pixel.
    シェーダパイプ２２は、ロック要求が許可されると、そのピクセルの演算処理を実行し、ロック要求が拒絶されると、そのピクセルの演算処理を中断したまま待ち状態にし、別のピクセルの演算処理を実行する。 - 特許庁
  • In addition, second arithmetic processing for calculating the position of the mobile object is executed by a second arithmetic processing part 7 by using a result of the first arithmetic processing and a measurement result of a satellite positioning unit 3 installed in the mobile object.
    また、第１の演算処理の結果と、移動体に設置された衛星測位用ユニット３の計測結果とを用いて、移動体の位置を演算する第２の演算処理が第２の演算処理部７により実行される。 - 特許庁
  • Inputted image pick-up data are accumulated and added in the first AF arithmetic unit 2, the first AE arithmetic unit 3, and the first AWB arithmetic unit 4; and simple AF evaluation data, simple AE evaluation data, and simple AWB evaluation data are formed.
    第１のＡＦ演算器２、第１のＡＥ演算器３、第１のＡＷＢ演算器４では入力された撮像データが累積加算されて簡易ＡＦ評価データ、簡易ＡＥ評価データ、簡易ＡＷＢ評価データが生成される。 - 特許庁
  • This system has the arithmetic unit, a high-frequency conversion part 27 for extracting a conversion signal by receiving a GPS satellite radio wave and transmitting it to the arithmetic unit, and a signal generator 26 for generating the pseudo GPS signal and transmitting it to the arithmetic unit.
    演算装置と、ＧＰＳ衛星電波を受けて変換信号を抽出して前記演算装置に送る高周波変換部２７と、疑似ＧＰＳ信号を発生させて前記演算装置に送る信号発生器２６とを有する。 - 特許庁
  • A planning processing monitoring part 13 always monitors the arithmetic processing of the BBM and GA in the optimal water operation planning part 12, and outputs the arithmetic result of the method whose arithmetic operation is ended first as an optimal planned value.
    計画処理監視部１３は、最適水運用計画部１２内でのＢＢＭ及びＧＡの演算処理を常時監視し、先に演算を終了した方の手法の演算結果を最適計画値として出力させる。 - 特許庁
  • The second arithmetic unit 152 consumes less power than the first arithmetic unit 132 and controls receiving speed of the print data in such a manner as to cause a free space of the second storage device 156 to be used up when an activation of the first arithmetic unit 132 is completed.
    第２演算部１５２は、第１演算部１３２より消費電力が小さく、かつ、第２記憶装置１５６の空き容量が第１演算部１３２の起動完了時になくなるように、印刷データの受信速度を制御する。 - 特許庁
  • A taste arithmetic unit 6 is inputted with outputs from the moisture content measuring device 1, the reducing sugar measuring device 2, and the glutinousness/hardness arithmetic unit 5, calculates a taste value on a basis of a predetermined arithmetic expression, and outputs it.
    食味演算装置６は、含水率測定装置１、還元糖量測定装置２、粘り／硬さ・演算装置５からの出力を入力し、予め与えられた演算式に基づいて食味値を演算して出力する。 - 特許庁
  • It is also impossible for anyone but the person who can inevitably know the content of control to recognize or alter the content of the arithmetic operation (the n-th arithmetic operation) of the arithmetic operation means executed by the internal control means.
    従って、かかる内部制御手段によって実行される演算手段の演算内容（第ｎ回目に行われる演算）もまた、当然、該制御内容を必然的に知り得る者以外による認知又は改変のいずれも困難である。 - 特許庁
  • When the executed arithmetic operation job is the pay arithmetic operation job, the image output data are transferred to the client device as they area, and when it is the trial arithmetic operation job, the image output data added with trial display are transferred to the client device.
    実行された演算ジョブが有料演算ジョブである場合には、画像出力データがそのままクライアント装置に転送され、試用演算ジョブである場合には試用表示が追加された状態でクライアント装置に転送される。 - 特許庁
  • An arithmetic unit 116b performs arithmetic processing between a hardware random number value D1 and the software random number value D2, and outputs the result of the arithmetic to a lottery judging means 119 of a main CPU 61 as a random number value D3 for the lottery.
    演算部１１６ｂは、ハードウェア乱数値Ｄ１とソフトウェア乱数値Ｄ２との間で演算処理を行い、その演算結果を抽選用乱数値Ｄ３としてメインＣＰＵ６１の抽選判定手段１１９に出力する。 - 特許庁
  • A processor system comprises a plurality of arithmetic units 27 capable of parallel arithmetic processing, memories for storing data used in the arithmetic processing by the plurality of arithmetic units 27, a DMA control circuit 3 for starting the plurality of DMACs 31, and interface parts 4 to 6 for various peripheral circuits.
    プロセッサシステムは、それぞれが並列して演算処理を行うことが可能な複数の演算ユニット２７と、複数の演算ユニット２７が演算処理に使用するデータを格納するメモリと、図１では不図示の複数のDMAC３１の起動制御を行うDMA制御回路３と、各種周辺回路のインターフェース部４，５，６とを備えている。 - 特許庁
＜前へ 1 2 .... 29 30 31 32 33 34 35 36 37 .... 240 241 次へ＞

例文データの著作権について