「arithmetic」を含む例文一覧(12016)

＜前へ 1 2 .... 33 34 35 36 37 38 39 40 41 .... 240 241 次へ＞
  • To provide a method and device of predicting a concrete failure time even by an arithmetic unit of low processing capacity by simple arithmetic processing.
    簡単な演算処理によって処理能力の低い演算装置でも具体的な故障時期を予知することができる故障予知方法及び故障予知装置を提供する。 - 特許庁
  • In the arithmetic unit, an arithmetic operation with a register designated by the instruction is performed, and the result is recorded in the register in a register file 104 as the result of the memory referring operation.
    演算器では、命令で指定されたレジスタとの演算が行われ、その結果がメモリ参照動作の結果としてレジスタファイル１０４内のレジスタに記録される。 - 特許庁
  • An arithmetic expression for finding light emitting time to obtain a given quantity of emitted light with temperatures as a variable is stored, and the light emitting time is found from the temperatures based on the arithmetic expression.
    温度を変数として、所定の発光光量を得るための発光時間を求める演算式を記憶し、この演算式に基づいて温度から発光時間を求めた。 - 特許庁
  • Each unit circuit 10c generates an arithmetic control signal OpC by decoding an instruction code and thereby regulates the contents of the arithmetic processing in the ALU 12.
    各単位回路１０ｃでは、命令コードをデコードすることで演算制御信号ＯｐＣを生成し、これによってＡＬＵ１２での演算処理の内容を制御する。 - 特許庁
  • An arithmetic part ALU 12A in a sub-processor SPE 2A performs arithmetic processing to the data read from the storage part 11A, and supplies the result to the storage part.
    サブプロセッサーＳＰＥ２Ａにおける演算部ＡＬＵｌ２Ａは、記憶部１１Ａから読み出したデータに演算処理を施し、その結果を記憶部ｌｌＡに供給する。 - 特許庁
  • The cardinal number 4 butterfly arithmetic part 252 performs the butterfly computation to the data inputted from terminals a, b, c, d, and outputs arithmetic result data to terminals A, B, C, D.
    基数４バタフライ演算部２５２は、端子ａ，ｂ，ｃ，ｄから入力されたデータに対してバタフライ演算を行い、演算結果データを端子Ａ，Ｂ，Ｃ，Ｄに出力する。 - 特許庁
  • A norm dynamic characteristic model arithmetic part 54 calculates a norm vehicle body skid angle βz_d and a norm yaw rate by use of a dynamic characteristic model, and inputs them to the deviation arithmetic part 55.
    規範動特性モデル演算部５４は、動特性モデルを用いて、規範車体横滑り角βｚ_ｄ、規範ヨーレートを算出して偏差演算部５５に入力する。 - 特許庁
  • An adder 22 adds together the output signal from the hole sensor 14 and an offset voltage held in a PID arithmetic circuit filter arithmetic circuit 25 through a DAC 26.
    加算器２２では、ホールセンサ１４からの出力信号と、ＤＡＣ２６を介してＰＩＤ演算回路・フィルタ演算回路２５に保持されているオフセット電圧とが加算される。 - 特許庁
  • When an arithmetic circuit 101 receives a half push operation signal from a release switch 141, the arithmetic circuit 101 determines brightness around a camera 1 detected by a photometric sensor 153.
    演算回路１０１は、レリーズスイッチ１４１から半押し操作信号を受信すると、測光センサ１５３で検出されたカメラ１の周囲の明るさを判定する。 - 特許庁
  • The arithmetic units, etc., 214, 216 perform arithmetic operations of pieces of the data from the buffers 300, 350 so that the mantissa part data and the corresponding scale factor become readable from the ROMs 210, 212.
    演算器等２１４，２１６は、仮数部データおよび対応するスケールファクタをＲＯＭ２１０，２１２から読出可能となるように、バッファ３００，３５０からのデータを演算する。 - 特許庁
  • A mobile terminal 100 that incorporates a cryptographic module conducting an arithmetic operation for cryptographic communication is mounted on a charger 200 incorporating a key revision arithmetic module and charged.
    暗号通信を行なうための演算を行なう暗号モジュールを内蔵する移動端末100を、鍵変更演算モジュールを内蔵する充電器200に装着し充電する。 - 特許庁
  • To provide a vector arithmetic unit for quickly executing a shift arithmetic operation for each of a plurality of elements for shifting each of a plurality of data in vector data.
    ベクトルデータ内の複数のデータのそれぞれをシフトさせる複数の要素毎シフト演算を高速に実行することが可能なベクトル演算装置を提供すること。 - 特許庁
  • Then, weighting arithmetic processings are performed by using the above described information of the fundamental element strokes and the information of the subordinate element strokes in an weighting arithmetic processing part 103.
    そして、重み付け演算処理部１０３では、上記基本エレメントストロークの情報及び従属エレメントストロークの情報を用いて重み付け演算処理を行う。 - 特許庁
  • Four sets of the base band digital complex signals are given to a weight factor arithmetic unit 70, wherein the base band digital complex signals are subjected to complex correlation arithmetic operations with an output of an adder 80.
    ４組のベースバンド帯域のデジタル複素信号は、重み係数演算器７０に入力され、各々加算器８０の出力との複素相関演算が行われる。 - 特許庁
  • To provide an arithmetic processor capable of operating at a high speed both arithmetic calculations of GF (p) and GF (2m) to any positive integer p and any positive integer m.
    任意の正の整数ｐ、および任意の正の整数ｍに対して、ＧＦ（ｐ）演算とＧＦ（２^m）演算の両方を高速に演算することができる演算プロセッサとする。 - 特許庁
  • ACS arithmetic sections 30a, 30b use a path metric and a branch metric before update stored in the udpate A memory section 10 to conduct update arithmetic operation of the path metric.
    ＡＣＳ演算部３０ａおよび３０ｂは、更新用Ａメモリ部１０に格納された更新前パスメトリックおよび枝メトリックを用いてパスメトリックの更新演算を行う。 - 特許庁
  • The arithmetic part 1 and the I/O cards 5-8 are connected via an I/O bus 3, and the arithmetic part 2 and the I/O cards 5-8 are connected via an I/O bus 4.
    演算部１とＩ／Ｏカード５〜８とはＩ／Ｏバス３を介して接続され、演算部２とＩ／Ｏカード５〜８とはＩ／Ｏバス４を介して接続されている。 - 特許庁
  • To provide a signal processing system for an error correction decoder decoding turbo codes that reduces the arithmetic processing amount without deteriorating decoding arithmetic accuracy.
    ターボ符号の復号を行う誤り訂正復号器に関して，復号演算精度を低下させることなく，演算処理量を削減した信号処理方式の提供を図る。 - 特許庁
  • A prediction arithmetic section 25 carries out an arithmetic operation using the first image signal and the tap coefficient outputted from the coefficient generating section 24 to obtain the second image signal.
    予測演算部２４は、第１の画像信号と、係数発生部２４が出力するタップ係数とを用いた演算を行うことにより、第２の画像信号を求める。 - 特許庁
  • An arithmetic circuit 4 inputs the physical random number of 8 bits, selects (1/P) pieces from numbers from 1 to 2N as the numbers to be winning by an arithmetic operation and prepares a list L.
    演算回路４は８ビットの物理乱数をを入力して、１から２^Ｎまでの数から（１／Ｐ）個を当りになる数として演算により選定しリストＬを作る。 - 特許庁
  • A hot queue or a cool queue is provided to the selected arithmetic operation, and the arithmetic operation can be selected from the proper queue so that the heat threshold cannot be exceeded by the processing component 102.
    ホットキューまたはクールキューは、選択された演算に提供され、処理コンポーネント１０２は、熱閾値を越えないように、適当なキューから演算を選択することができる。 - 特許庁
  • The clock signal 90 is divided into arithmetic intervals 215, and in this case each arithmetic interval 215 includes a predetermined number of clock pulses equal to the multiplier value.
    クロック信号（９０）は、演算インターバル（２１５）に分割され、この場合に、それぞれの演算インターバル（２１５）は、乗数の値に等しい所定数のクロックパルスを含んでいる。 - 特許庁
  • Furthermore, in the case of the number LN of update lines=2, the arithmetic block is moved to a position of an input block IB12a, the input line is acquired from the arithmetic block and processing is continued.
    また更新ライン数ＬＮ＝２のときは、演算ブロックを入力ブロックＩＢ１２ａの位置へ移動させ、入力ラインを演算ブロックから取得して処理を続ける。 - 特許庁
  • A convolution coder 201 for external codes applies convolution arithmetic operation to received data at a coding rate of 2/3 and outputs the result of the arithmetic operation to an interleaver 202.
    外符号を行う畳み込み符号化器２０１は、入力されるデータに対して、符号化率が２／３の畳み込み演算を行い、演算結果をインタリーバ２０２に出力する。 - 特許庁
  • After each data is converted so that it may become a size which can be input into the residual arithmetic unit 115, the Montgomery multiplication of the residual arithmetic unit 115 is repeatedly executed.
    さらに、各データを剰余演算器１１５に入力できるサイズになるよう変換した後、繰り返し剰余演算器１１５のモンゴメリ乗算を実行する。 - 特許庁
  • Various kinds of monitoring such as an internal of arithmetic or abnormality in the arithmetic result of the microcomputer 60 or sequence monitoring of data transmitted by the microcomputer 60, for example, can be performed.
    例えば、マイクロコンピュータ６０の演算のインターバルや演算結果の異常、マイクロコンピュータ６０が送信するデータのシーケンス監視等、様々な監視を行うことが可能となる。 - 特許庁
  • In specific terms, the position, where the result in the midway is obtained in an arithmetic model, is associated with a memory area where the result in the midway of the arithmetic processing is stored in the ECU32.
    具体的に、演算モデルにおいて途中結果が得られる箇所と、ＥＣＵ３２において、演算処理の途中結果が格納されるメモリ領域とを関連付けする。 - 特許庁
  • An input present section 7 generates a target parameter for similarity arithmetic, based on an arithmetic information table 8 and the target parameter 9, and visually and aurally presents it.
    入力提示部７は、演算情報テーブル８およびターゲットパラメータ９に基づいて類似度演算用ターゲットパラメータを生成し、視覚的または聴覚的に提示する。 - 特許庁
  • An exothermic frequency subtractor 34 subtracts the exothermic frequency of each of the arithmetic blocks of the arithmetic block exothermic frequency register 22 based on heat release according to the lapse of time.
    発熱度数減算器３４は、演算ブロック発熱度数レジスタ２２の各演算ブロックの発熱度数を時間経過による放熱量にもとづいて減算する。 - 特許庁
  • To provide an inter-image arithmetic device that can output more efficiently than by the conventional device inter-image arithmetic image information based on two or more images as to the same object being comparative image reading object of a conventional unit.
    比較読影の対象となる同一被写体についての２以上の画像に基づく画像間演算画像情報を、従来よりも効率よく出力する。 - 特許庁
  • A complex arithmetic section 44 applies complex number arithmetic operation of a scramble code to each output of the multipliers 11, 17 to generate data of a real part and an imaginary part by each channel.
    複素演算部４４は、乗算器１１、１７からの各出力にスクランブルコードを複素数演算し、各チャンネル毎に、実部のデータと虚部のデータとを生成する。 - 特許庁
  • A position arithmetic unit performs a weighted arithmetic and the like on the mark information on the basis of the found mark information to detect the position of the mask (steps 207 and 208).
    そして、位置演算装置が、求められたマーク情報に基づいて、マーク情報の重み付け演算等を行って、マークの位置を検出する（ステップ２０７，２０８）。 - 特許庁
  • Since the threshold arithmetic unit can discriminate that the calculated median on the final line of each field is not normal, the video image is not extended to the right on the screen and the threshold arithmetic unit can prevent malfunction.
    フィールドの最終ラインでは算出された中間値が異常と判断されるので画面上で映像が右に伸びることが無く、誤動作を防ぐことが出来る。 - 特許庁
  • The control part 31 properly reads image data from each buffer 302-304 based on the control code of the intermediate code and makes an ROP arithmetic part 33 perform arithmetic processing.
    中間コードの制御コードに基づいて制御部３１は、各バッファ３０２〜３０４から適宜画像データを読出しＲＯＰ演算部３３にて演算処理を行わせる。 - 特許庁
  • To stop supply of a clock to operate a shift register except a in time point when data are fetched into the shift register by executing an arithmetic operation and a point in time when an arithmetic result is transmitted.
    演算を実行してデータをシフトレジスタに取り込む時点と、演算結果の送出を行う時以外はシフトレジスタを動作させるクロックの供給を停止する。 - 特許庁
  • When all time series data are acquired, the unit 1 performs logarithmic likelihood arithmetic operations in which an accumulation coefficient is used in an integrated way by using an arithmetic means 4.
    すべての時系列データを取得したら、対数尤度演算装置１は、演算手段４を用いて、累積係数を使用した対数尤度演算を総合的に行う。 - 特許庁
  • A discriminator 117 discriminates the FFT arithmetic result of excellent quality out of the FFT arithmetic results of the FFT computing elements on the basis of the detection result of the quality detector 116.
    判定器１１７は、品質検出器１１６の検出結果に基づいて、各ＦＦＴ演算器のＦＦＴ演算結果のうち、品質の良好なものを判定する。 - 特許庁
  • The arithmetic units generate musical sounds according to the procedure stored in the arithmetic part process procedure hold part 12 and a routine held in a process routine hold part 13.
    演算部２の各演算装置は、演算部処理手順保持部１２に保持されている手順と処理ルーチン保持部１３に保持されているルーチンに従って、楽音を生成する。 - 特許庁
  • After the cumulative addition arithmetic operation is repeated n times, the value in the addition result storage register 14 is converted into the data in the floating decimal format, so that the arithmetic result can be obtained.
    前記累積加算演算をｎ回繰り返した後、加算結果保持レジスタ１４内の値を浮動小数形式のデータに変換することにより演算結果が得られる。 - 特許庁
  • As a result, by giving the arithmetic command corresponding to the desired image processing to the arithmetic device 114, the desired image processing can be executed.
    この結果、演算器１１４に、所望の画像処理に対応する演算命令を与えることによって、当該所望の画像処理を実行させることが可能になる。 - 特許庁
  • To provide a programmable semiconductor device that can efficiently perform arithmetic processing formed by a combination of a plurality of arithmetic instructions while ensuring clock frequency.
    プログラム可能な半導体装置において、クロック周波数を保証しつつ、複数の演算命令の組み合わせで形成される演算処理を効率的に実行できる。 - 特許庁
  • The output signal storage section 209 buffers the arithmetic result signal and supplies the arithmetic result signal to a binary signal output section 3 as the binary pixel signal.
    出力信号記憶部２０９は演算結果信号をバッファリングするとともに、演算結果信号を二値画素信号として二値信号出力部３に供給する。 - 特許庁
  • A normal arithmetic processing with the calculator is performed by recognizing this voice input, converting the input into specified codes corresponding to the numerals, the signs and the currencies and transmitting it to the arithmetic part.
    この音声入力を認識して、数字、記号、通貨に対応した特定のコードに変換して演算部に送り、電卓での通常の演算処理を行う。 - 特許庁
  • Then this ring buffer configuration executes forward processing (α arithmetic operation) and backward processing (β arithmetic operation) and realizes a circuit, that sequentially extracts a soft output decoding result.
    そして、このリングバッファ構成によりフォワード処理（α演算）、バックワード処理（β演算）を実行し、逐次的に、軟出力復号結果を抽出していく回路を実現する。 - 特許庁
  • A main arithmetic processing section 1, on the basis of input data 401, performs a main operation in an arithmetic processing unit 10a to output as output data 402.
    メイン演算処理部１は、入力データ４０１に基づいて、演算処理装置１０ａにおける主要な演算を行い、出力データ４０２として出力する。 - 特許庁
  • A slip angle frequency arithmetic value from a slip angle frequency arithmetic device 21 and a motor angle frequency detected in a motor angular speed detector 59 are added (first adding means).
    滑り角周波数演算器２１からの滑り角周波数演算値と、モータ角速度検出器５９で検出されたモータ角周波数とを加算（第１の加算手段）する。 - 特許庁
  • Corresponding to this arithmetic output Miq2, a phase value θ in one- to-one correspondence with the arithmetic output Miq2 is read out of a table 24 for phase distortion compensation.
    その演算出力Ｍｉｑ^2によって、位相歪み補償用のテーブル２４から、その演算出力Ｍｉｑ^2と１対１に対応した位相値θを読み出す。 - 特許庁
  • There are seven kinds of expansion performed: "brace expansion" , "tilde expansion" , "parameter and variable expansion" , "command substitution" , "arithmetic expansion" , "word splitting" , and "pathname expansion" .
    行われる展開は7 種類あります:"ブレースの展開 (brace expansion)" ,"チルダの展開 (tilde expansion)" ,"パラメータと変数の展開 (parameter and variable expansion)" ,"コマンド置換 (command substitution)" ,"算術式展開 (arithmetic expansion)" ,"単語の分割 (word splitting)" ,"パス名の展開 (pathname expansion)" 。 - JM
  • A path metric storage device 103 outputs the path metric 103a to be inputted to an ACS arithmetic unit 102 when performing the ACS arithmetic at the next time.
    パスメトリック記憶装置１０３は、次時刻でのＡＣＳ演算を行なう際にＡＣＳ演算装置１０２に対して入力するパスメトリック１０３ａを出力する。 - 特許庁
  • To provide an abnormality monitoring device, capable of accurately performing abnormality determination for a specific arithmetic part of an arithmetic processing unit in a pinpoint manner without adding an external circuit.
    演算処理ユニットの特定の演算部をピンポイント的に、しかも外部に回路を追加することなく確実に異常判定し得るようにした異常監視装置を提案する。 - 特許庁
＜前へ 1 2 .... 33 34 35 36 37 38 39 40 41 .... 240 241 次へ＞

例文データの著作権について