「array field」を含む例文一覧(482)
＜前へ 1 2 3 4 5 6 7 8 9 10 次へ＞- To provide a safety protection instrumentation system and a method for handling it which can prevent errors caused by static logic faults and the timing of signal processing in the safety protection instrumentation system for a reactor using hardware logic such as a field programmable gate array (FPGA).
ＦＰＧＡなどのハードウエアロジックを用いた原子炉の安全保護計装システムにおける、スタティックな論理誤りや信号処理のタイミングに起因するエラーを防止することが可能な安全保護計装システムおよびその取扱方法を提供する。 - 特許庁 - While a Hi-level FPGA (Field Programmable Gate Array) initialization complete signal output by an FPGA initialization circuit 134 is supplied to a CPU 121, a Low-level FPGA initialization complete signal is supplied to a reset part 126 as a watchdog invalidation signal.
ＦＰＧＡ初期化回路１３４から出力されるＨｉレベルのＦＰＧＡ初期化完了信号をＣＰＵ１２１に与える一方、ＬｏｗレベルのＦＰＧＡ初期化完了信号をウオッチドッグ無効信号としてリセット部１２６に与える。 - 特許庁 - An image of the spatial region correlating to the field of view defined by a focusing element is acquired and is conducted through the branch element, and the image outputted through the common image-output face is optically transmitted to an image detector array.
集束素子によって定義される視野と相関する空間領域の画像が取得され、分岐素子を通じて伝導され、共通の画像出力面を通じて出力される画像が、画像検出器アレイに光学的に伝達される。 - 特許庁 - To control the output signal of a board having respective functions in a controller at the actuation of an FPGA (field programmable gate array) or when a fault when the FPGA is used for the board and the signal such as data is outputted from the board.
本発明は、制御装置内の各々の機能を有したボードにＦＰＧＡを利用してこのボードからデータ等の信号を出力する場合に、ＦＰＧＡの起動時や障害が発生した時にその出力信号を制御するようにする。 - 特許庁 - In the case of performing logic compiling, a switch 160 is switched over, a compile program is loaded onto a logic device FPGA(field programmable gate array) 120 from a memory 140, and design data stored in a magnetic disk 150 are applied to the logic device FPGA 120 through a memory 170.
論理コンパイルを行う場合、スイッチ１６０を切換え、メモリ１４０よりコンパイルプログラムを論理デバイスＦＰＧＡ１２０にロードし、磁気デイスク１５０に格納された設計データをメモリ１７０を介して論理デバイスＦＰＧＡ１２０に印加する。 - 特許庁 - Each galvano control part 22(n) is provided with a field programmable gate array (FPGA) 50(n) of one chip, digital-analog conversion circuits (DAC) 60(n), 62(n) for X axis and Y axis, and galvano driving circuits 64(n), 66(n) for X axis and Y axis.
各ガルバノ制御部２２(n)は、１チップのフィールドプログラマブル・ゲートアレイ（ＦＰＧＡ）５０(n)と、Ｘ軸およびＹ軸用のディジタル−アナログ変換回路（ＤＡＣ）６０(n)，６２(n)と、Ｘ軸およびＹ軸用のガルバノ駆動回路６４(n)，６６(n)とを有している。 - 特許庁 - A field-programmable gate array (FPGA) may include data receiver and/or transmitter circuitry that is adapted to receive and/or transmit data at any frequency(ies) or data rate(s) in a wide range of possible frequencies or data rates.
ＦＰＧＡは、広範囲な可能性ある周波数またはデータ転送速度における任意の周波数またはデータ転送速度で、データを受信および／または送信するように改造されたデータ受信機および／または送信機回路網を含み得る。 - 特許庁 - The ion implantation preventing film on the peripheral circuit region is removed, while leaving the ion implantation preventing film behind on the cell array area and a field oxidized film is formed in the element isolation region of the peripheral circuit region which is exposed from the ion implantation preventing film.
セルアレイ領域にイオン打ち込み防止膜を残留させたまま周辺回路領域上のイオン打ち込み防止膜を除去し、イオン打ち込み防止膜から露出している周辺回路領域の素子分離領域にフィールド酸化膜を形成する。 - 特許庁 - By arranging the pattern film 6b, the surface level differs on the side of the TFT array substrate 200 in contact with the liquid crystal layer 50, and this prevents alignment failures in the liquid crystal molecules due to a lateral electric field occurring between adjacent pixel electrodes.
パターン膜６ｂが配置されることにより、ＴＦＴアレイ基板２００の液晶層５０に接する側の表面に段差が設けられ、隣り合う画素電極間で生じる横電界による液晶分子の配向不良の発生が防止される。 - 特許庁 - The light transmission control device includes: a pair of electrode plates 4A, 4B opposite to each other, at least one of which is transparent; and a dispersed liquid 18, in which a plurality of electric field array particles 16 are dispersed, arranged between the pair of electrode plates 4A, 4B.
少なくとも一方が透明な対向する一対の電極板４Ａ，４Ｂを有し、一対の電極板４Ａ，４Ｂの間に、複数の電界配列粒子１６が分散された分散液１８が配置された光透過調整装置である。 - 特許庁 - An element array is provided with an incidence surface 11 and a light output surface 12 from which the light incident through the incidence surface 11 and condensed is emitted, and a light-shield film 13 provided on the light output surface 12 has a micro opening 13a generating proximity field light.
入射面１１と、この入射面１１から入射して集光された光を出射する出射面１２とを備え、該出射面１２に設けた遮光膜１３に近接場光を発生する微小開口１３ａを有する素子アレイ。 - 特許庁 - The array substrate 1 is provided with signal lines 5 disposed on a substrate 4, a protective layer 6 layered on the signal lines 5, an electric field shielding layer 7 layered on a part of the region on the protective layer 6, a flattening layer 8 layered on the electric field shielding layer 7 and the protective layer 6 and pixel electrodes 9 and a common electrode 10 disposed on the flattening layer 8.
アレイ基板１は、基板４上に配置された信号線５と、信号線５上に積層された保護層６と、保護層６上の一部領域に積層された電界遮蔽層７と、電界遮蔽層７および保護層６上に積層された平坦化層８と、平坦化層８上に配置された画素電極９および共通電極１０とを備える。 - 特許庁 - To provide a sampling frequency conversion circuit without using an FPGA(field programmable gate array) though the FPGA of a high integrated degree for facilitating logic change is conventionally required for each system since the conversion ratio is different by an applied system.
標本化周波数変換回路では、その変換比率が適用システムにより異なるため、システム毎に高集積度で論理変更が容易なＦＰＧＡが必要とされていたが、ＦＰＧＡを用いることなく標本化周波数変換回路を実現する事を目的する。 - 特許庁 - To reduce necessary space and to introduce respective bit lines in a pair of bit lines by means of closing intervals in a circuit, which is obtained by combining a precharge circuit and an equalization circuit for a semiconductor memory array, formed of a memory cell field having a plurality of pairs of bit lines.
多数のビットラインペアを有するメモリセルフィールドから成る半導体メモリアレイのためのプリチャージ回路と等化回路が組み合わせられた回路において、所要スペースが小さく、ビットラインペアにおける各ビットラインを互いに間隔を詰めて案内できるようにする。 - 特許庁 - The array substrate is provided with a TFD element, a pixel electrode connected to the TFD element, a scanning electrode for generating an electric field between the pixel electrode and the scanning electrode itself, a first alignment film having a first alignment axis, and a first polarizing plate having a first transmission axis.
アレイ基板は、ＴＦＤ素子と、それに接続された画素電極と、画素電極との間で電界を発生させる走査電極と、第１の配向軸を有する第１の配向膜と、第１の透過軸を有する第１の偏光板とを備える。 - 特許庁 - To manufacture an array of a field electron emission element which is driven with a low voltage applied between an emitter and a gate and converges well to an anode electrode of the emission electron, with the less number of processes and high yields, by using a relatively low-cost fine processing device.
エミッタとゲートとの間に印加する低い電圧で駆動し、かつ放出電子のアノード電極への収束度の高い電界電子放出素子のアレイを工程数少なく、歩留まりを高く、しかも比較的安価な微細加工装置を用いて作製する。 - 特許庁 - To realize low power consumption and a high speed operation by suitably controlling the operation mode of the basic logic cell circuit and connection switch circuit of a field programmable gate array in accordance with the operating condition of each basic logic cell circuit when constituting a logic device.
フィールド・プログラマブル・ゲート・アレイの基本論理セル回路および結線スイッチ回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御して、低消費電力化と動作の高速化を行う。 - 特許庁 - To provide a thin film transistor array substrate, a manufacturing method of the same and a fringe field switching (FFS) mode liquid crystal display device, which can reduce the number of photolithography processes without using a semi-transparent mask and prevent disconnection.
ＦＦＳモードの液晶表示装置において、半透過マスクを用いることなくフォトリソグラフィー工程数を削減することができ、さらに断線を防止することができる薄膜トランジスタアレイ基板、その製造方法、及び液晶表示装置を提供すること - 特許庁 - To provide a manufacturing method which can manufacture an electron emission element having a construction capable of working as a field emission type electron emitter with a sufficient productivity and at low cost by means of providing a needle-shaped cold cathode member such as a carbon nano-tube in a two-dimensional array form.
カーボンナノチューブなどの針状の冷陰極部材を２次元アレイ状に配設して、電界放出型電子エミッタとして機能させることができる構成を有する電子放出素子を十分な生産性で低価格で製造できる製造方法を提供する。 - 特許庁 - A magnetoencephalography system 1000 moves a sensor array 20 disposed on an observation curve along the observation curve by a prescribed distance in the outside the skull of a subject 10, and measures time series data of an electromagnetic field in a plurality of sensor positions a plurality of times respectively.
脳磁計システム１０００では、被験者１０の頭蓋外部において、観測曲面上に配置されたセンサアレイ２０を、観測曲面に沿って指定距離だけ移動させ、複数のセンサ位置において各々複数回にわたって電磁場の時系列データを測定する。 - 特許庁 - One of the sensors is a color image sensor 201 having an IR cut filter 106 disposed in front of a pixel array, and the other is a monochrome image sensor 202 having an optical system characterized by lower F-number than an F-number used for a color sensor and having no IR cut filter in its field of view.
センサの１つは画素アレイの前に配置されたＩＲカットフィルタ106を有するカラーイメージセンサ201であり、他はカラーセンサで使用されるＦナンバーより低いＦナンバーで特徴付けられる光学系を有し、視野内にＩＲカットフィルタのない単色イメージセンサ202である。 - 特許庁 - To provide a structure in which a TFT array is manufactured with a high yield by improving operational characteristics of a TFT to be used for a digital X-ray radiographing panel by protecting the TFT from stored charges of a pixel electrode and an external electric field.
デジタルＸ線撮影パネルに用いるＴＦＴを画素電極の蓄積電荷および外部電界からの保護によりＴＦＴの動作特性をアップし、そのＴＦＴアレーが高収率に製造できるようにする構造を提供することを課題とする。 - 特許庁 - To solve the problems that a configuration flash ROM (Read Only Memory) is used for configuring an FPGA (Field Programmable Gate Array), wherein it takes a long time for configuration because start-up time of the flash ROM is long and consequently it takes a log time to start the FPGA.
ＦＰＧＡをコンフィギュレーションする際に、コンフィギュレーション専用フラッシュＲＯＭを用いていたが、このフラッシュＲＯＭの起動時間が長いのでコンフィギュレーションに時間がかかり、ＦＰＧＡが起動するまでの時間が長くなってしまうという課題を解決する。 - 特許庁 - The magnetic field measuring device includes a cell array 10 formed by including an atom group consisting of atoms excited by pump light and adjacently arranging a plurality of polyhedron cells having at least a first surface 101, a second surface, and a third surface 103 which transmit light.
磁場計測装置は、ポンプ光によって励起される原子からなる原子群を含み、光を透過させる第１の面１０１，第２の面，第３の面１０３を少なくとも有する多面体形状の複数のセルを隣接してなるセルアレイ１０を有する。 - 特許庁 - The imager (100) is provided with photosensor pixels (110) arranged in a pixel array, and each photosensor pixel includes a photodiode (126) having the sidewall, on which a gate dielectric layer is disposed and a field plate (150) disposed around a photodiode body.
イメージャ（１００）は画素アレイとして配列された複数のフォトセンサ画素（１１０）を具備し、各々のフォトセンサ画素はゲート誘電体層がその上に配置されている側壁を有するフォトダイオード（１２６）と、フォトダイオード本体の周囲に配置された電界プレート（１５０）とを含む。 - 特許庁 - When a listening position is detected by a position detecting means in the case that a listener changes a listening position, a speaker array apparatus 1 performs arithmetic based on the listening position information and controls phases of sounds emitted from speaker units of a speaker array so as to emit audio beams of channels toward the changed listening position, thereby forming a proper surround sound field at the listening position.
スピーカアレイ装置１は、聴取者が聴取位置を変更した場合、位置検出手段で聴取位置を検出すると、その聴取位置情報に基づいて演算を行い、変更後の聴取位置に向けて各チャンネルの音声ビームを放音するように、スピーカアレイの各スピーカユニットから放音する音声の位相を制御するので、その聴取位置において適正なサラウンド音場を形成することができる。 - 特許庁 - The method includes storing a received interrupt signal within an interrupt cause register of an interrupt controller, outputting an interrupt command from the interrupt controller to an interrupt collector, asserting an interrupt signal to the microprocessor from the interrupt collector, and shifting a cause value field into a cause array.
受信した割込み信号を割込みコントローラの割込み要因レジスタ内に格納し、前記割込みコントローラから前記割込みコレクタへ割込み命令を出力し、前記割込みコレクタからマイクロプロセッサへ割込み信号をアサートし、要因値フィールドを要因アレイにシフトする。 - 特許庁 - Pin assignment information of an FPGA(field programmable gate array)/PLD(programmable logic device) component and a substrate is extracted from data of a logic circuit diagram of the substrate with the FPGA/PLD component mounted, and the pin assignment information is used to prepare a pin correspondence table for regulating the pin assignment of the FPGA/PLD component on the substrate.
ＦＰＧＡ／ＰＬＤ部品を搭載した基板の論理回路図のデータからＦＰＧＡ／ＰＬＤ部品及び基板のピンアサイン情報を抽出し、このピンアサイン情報を用いて基板上におけるＦＰＧＡ／ＰＬＤ部品のピンアサインを規定するピン対応表を作成する。 - 特許庁 - A cathode of an electron gun is formed into a cold cathode array composed of an electron emitting electrode 9 and plural rows of field emission cathodes composed of a draw out electrode 11 having an aperture surrounding the electron emitting electrode 9, further, the surface of electron emitting area is formed into concave surface.
電子銃の陰極を、電子放出電極９と、電子放出電極９を取り囲む開口を備えた引出し電極１１とからなる電界放出型陰極が複数配列された冷陰極アレイとし、更にその電子ビーム放出領域の表面を凹面とする。 - 特許庁 - To realize low consumption power and high speed operation by suitably controlling operation mode of a basic logic cell circuit of a field programmable gate array in accordance with operating condition of each of the basic logic cell circuits at the time of constituting a logic device.
フィールド・プログラマブル・ゲート・アレイの基本論理セル回路の動作モードを、論理装置を構成した場合のそれぞれの基本論理セル回路の動作状態に対応して適切に制御し、低消費電力化と動作の高速化を行うことが可能な高速低消費電力論理装置を提供する。 - 特許庁 - The exposure system is provided with a magnetic field lens array for commonly adjusting the electronic-optical characteristics of a plurality of columns constituting the electronic-optical system, and dynamic focus lenses 108, 109 for individually correcting the electronic-optical characteristics of the plurality of columns, or deflector arrays 105, 106.
この露光装置は、電子光学系を構成する複数のカラムの電子光学特性を共通に調整する磁界レンズアレイと、複数のカラムの電子光学特性を個別に補正するダイナミックフォーカスレンズ１０８、１０９又は偏向器アレイ１０５、１０６とを有する。 - 特許庁 - Light beams which exit from respective waveguides 14a of the channel waveguide array 40 and travel toward the output waveguide 16 pass through the different-refractive-index parts 40 to form a light distribution such that the peak of electric field distribution is flattened at the border between the second slab waveguide 15 and output waveguide 16.
チャネル導波路アレイ１４の各導波路１４ａから出て出力導波路１６に向かう光がこの異屈折率部４０を通ることにより、第２のスラブ導波路１５と出力導波路１６との境界において、界分布のピークが平坦化された光分布が形成される。 - 特許庁 - This graftable nuclear magnetic resonance spectrometer is stored in a housing, and has an array of permanent magnets 1, 2, 3 and 4 for generating a homogeneous static magnetic field with an adequate intensity for analyzing a fluid sample flowing in a catheter 6 crossing the graftable spectrometer.
本発明の移植可能な核磁気共鳴分光計はハウジング内に収容されていて、当該移植可能な装置を横切るカテーテル（６）の中に流れる流体サンプルを分析するための適当な強度の均一な静磁場を発生するための永久磁石（１，２，３，４）の配列構成を備えている。 - 特許庁 - The integrated circuit device consisting of function blocks 11-14 and a glue logic operating the function blocks 11-14 in parallel coordination, is provided with a field programmable gate array FPGA 15 that interconnects the function blocks 11-14 and part or all of the glue logic.
複数の機能ブロック１１〜１４と、機能ブロック１１〜１４を並列に協調して動作させるグルー・ロジック（ＧＬＵＥ ＬＯＧＩＣ）とからなる集積回路装置において、機能ブロック１１〜１４間およびグルー・ロジックの一部または全部を相互接続するＦＰＧＡ１５を備える。 - 特許庁 - To enable high-speed operation in less circuit resources by employing a circuit configuration and a process system suitable for the function expansion of a FPGA (field programmable gate array) in an encryption circuit processing encryption algorithm by remainder operation, and moreover, to enhance versatility of the circuit.
剰余演算を行って暗号アルゴリズムを処理する暗号処理回路において、ＦＰＧＡの機能拡張に適応した回路構成及び処理方式を採ることで、より少ない回路リソースでの高速動作を可能とし、さらに、回路の汎用性を高めることを目的とする。 - 特許庁 - To make a connection part between a measuring instrument body and a measuring table shielded completely from an external magnetic field, and to allow reliable connection even when a positional error or an array pitch error exists a little between a plurality of instrument body side connectors and block side connectors corresponding thereto.
測定器本体と測定台の接続部を外部磁界などから完全に遮蔽でき、複数の本体側コネクタとこれらに対応する台側コネクタの間に多少の位置誤差や配列ピッチ誤差があっても、確実にこれらを接続できる電子測定器の筐体間接続構造を得るにある。 - 特許庁 - A vision system 10 for a vehicle includes a light source 14 generating an illumination beam 60, a light receiving device 20 having a pixel array responding at least to a reflecting portion of the illumination beam 60 and capturing an image corresponding to a first horizontal field of view (FOV) angle, and a controller 11 connected to the light source and the light receiving device.
車両用視覚システム10が、照明ビーム60を生成する光源14、照明ビーム60の反射部分に少なくとも応答して第１水平視野（FOV）角度に対応する画像を把捉するピクセル・アレイを持つ受光器20、及び光源及び受光器に結合された制御器11、を含む。 - 特許庁 - An AD converter 10 converts the sine wave output and cosine wave output of a resolver from analog to digital when the exciting sine wave of the resolver has a plus (or minus) maximum value and inputs the results to an FPGA(field programmable gate array) 13, which calculates a digital value according to the input data and outputs the digital value to a DA converter 11.
レゾルバの励磁用正弦波が正（または負）の最大値のときにADコンバータ１０はレゾルバの正弦波出力及び余弦波出力をAD変換してFPGA１３に入力し、FPGA１３は入力データに基づいて計算し、得られたデジタル値をDAコンバータ１１などに出力する。 - 特許庁 - A mechanism for freely adjusting a space dissolution improvement area in a visual field adjusts a focus area in a depth direction with a vibrator 5 as an annular array and also adjusts an angle direction by scanning the vibrator or a probe by a mechanical scanning system.
空間分解能向上領域を視野内で自由に調整する機構は、振動子５をアニュラアレイとし深さ方向のフォーカスエリアを調整することに加え、振動子あるいはプローブをメカニカルスキャン方式によりスキャンすることにより角度方向の調整を行っている。 - 特許庁 - An FPGA (Field Programmable Gate Array) control apparatus 20 has a configuration controller 22, a circuit selection part 24, a first input IF 26 which inputs configuration information on an FPGA 16 from a CPU 12, and a second input IF 28 which inputs output from the FPGA 16.
ＦＰＧＡ制御装置２０は、コンフィギュレーション制御部２２と、回路選択部２４と、ＣＰＵ１２からＦＰＧＡ１６に関する設定情報を入力する第１の入力ＩＦ２６と、ＦＰＧＡ１６からの出力を入力する第２の入力ＩＦ２８とを有する。 - 特許庁 - Pixel electrodes 17 are formed by arranging grooved parts 29 on a color filter layer 13 on an array substrate 20 and forming slits 16 or the like on the surface including these grooved parts 29, and thereby a strong electric field area and a weak area are alternately formed by applying voltage to this pixel electrode.
アレイ基板２０上のカラーフィルタ層１３上に凹部２９を設けて、この凹部２９を含む面上にスリット１６等を設けた画素電極１７を形成し、この画素電極に電圧を印加することによって電場の強い領域と弱い領域とを交互に形成するようにする。 - 特許庁 - The CPU logic and the debug logic are formed by an FPGA (Field Programmable Gate Array) where an arbitrary logic can be written, and they are connected so as to cooperatively operate, there by achieving flexible response to the change in specifications of the CPU to be debugged on the user system.
上記ＣＰＵ論理と、上記デバッグ論理とを、それぞれ任意の論理を書込み可能なＦＰＧＡによって形成し、且つ、それらが互いに協調して動作可能に結合することで、ユーザーシステム上のデバッグ対象ＣＰＵの仕様の変更に柔軟に対応できるようにする。 - 特許庁 - The focal characteristics and size of an aperture (104) is made electronically adjustable in both azimuth angle (X) and elevation angle (Z) directions by the two-dimensional array, and it is possible to acquire uniform and/or specific sound field characteristics at any location or all the locations of a part to be inspected.
２次元アレイにより、方位角（Ｘ）と仰角（Ｚ）方向双方においてアパーチャ（１０４）の焦点特性及びサイズを電子的に調整可能となり、均一及び／又は特定の音場特性が検査される部品の任意の位置又は全ての位置で取得することができるようになる。 - 特許庁 - To provide a controller for detecting a setting state of a programmable device such as an FPGA(Field Programmable Gate Array) that detects the configuration of the programmable device as a whole circuit so as to control the operation of the circuit thereby enhancing the surety of the circuit operation and minimizing wasteful works of a user.
ＦＰＧＡ等のプログラマブルデバイスのコンフィグレーションを回路全体で検出して回路の動作を制御することにより回路の動作の確実性を向上させるとともに、ユーザの無駄な作業を極力減らすことができるプログラマブルデバイスの設定検出制御装置を提供する。 - 特許庁 - The infrared solid state imaging device includes a detection array (502) which is arranged a plurality of arrays of a pixel containing the field effect transistor as the heat sensitive body which outputs the temperature change as the electric signal change, a predetermined load (704) forming the grounded source amplifier circuit connecting to the field effect transistor, a signal reading circuit (509) which reads the output signal of the grounded source amplifier circuit.
赤外線固体撮像装置は、温度変化を電気信号の変化として出力する感熱体として電界効果トランジスタを含む画素が複数個アレイ状に配置されてなる検出器アレイ（５０２）と、電界効果トランジスタと接続され、ソース接地増幅回路を形成する所定の負荷（７０４）と、ソース接地増幅回路の出力信号を読み出す信号読み出し回路（５０９）とを備える。 - 特許庁 - An array type electromagnetic ultrasonic probe (EMAT)100 is equipped with a magnetizer 11 for applying a bias magnetic field to a material T to be inspected, a plurality of transmission sensor coils 12 for transmitting an ultrasonic wave into the material T to be inspected and a plurality of receiving sensor coils 12 for receiving the ultrasonic wave reflected from the material T to be inspected.
アレイ型電磁超音波探触子（ＥＭＡＴ）１００は、被検材Ｔにバイアス磁場を与えるための磁化器１１と、超音波を被検材Ｔ内に送信するための複数の送信用センサコイル１２と、被検材Ｔ内で反射した超音波を受信するための複数の受信用センサコイル１２とを備えている。 - 特許庁 - The electron emitting apparatus is a field effect electron emitting apparatus and comprises an insulating layer which has an array of pores, and each pore has at least one nanowire electron emitter which is shorter than the pore, and/or each pore has a plurality of nanowire electron emitters.
電界効果型の電子放出装置であって、細孔の配列を有する絶縁層と、各細孔は少なくとも１つの細孔より短いナノワイヤによる電子エミッタを有することと、及び／または各細孔は複数のナノワイヤによる電子エミッタを有することと、を備える電子放出装置が開示される。 - 特許庁 - This optical information recording and reproducing device adjusts the angle of the laser beam to the field lens to correct the spherical aberration when recording and reproducing the signals on an optical disk having one or more surfaces by using the above micromirror array.
また、本発明の光情報記録再生装置は、複数のデータ面を持つ光ディスクの記録再生時の球面収差を補償するために、レーザー光源から発射されるレーザー光の光路に複数のミラーを有するマイクロミラーアレイ４を配置してこのマイクロミラーアレイ４により対物レンズ５に入射するレーザー光の放射角度を調整する。 - 特許庁 - To provide a data processor and its processing method capable of efficiently accelerating initial rise and improving the performance of a system by downloading only necessary configuration data to a configuration memory built in a field programmable gate array in accordance with required data processing to be executed.
所望のデータ処理を実行する際に、そのデータ処理に応じて、必要なコンフィグレーション・データのみをフィールド・プログラマブル・ゲートアレイ内のコンフィグレーション用メモリにダウンロードすることにより、効率良く、初期の立ち上がりを高速化し、システム性能を向上させたデータ処理装置及びその処理方法を提供する。 - 特許庁 - In this array sensor 3 disposed with a plurality of sensor parts 7 side by side, a plurality of sensor elements 6 (6L, 6R) each having a superposed visual field are disposed inside one sensor part 7, and a selection circuit 20 selecting a measurement signal by the sensor element 6L or 6R having most excellent performance in each the sensor part 7 is provided.
複数のセンサ部７を並べて配置してなるアレイセンサ３であって、一つのセンサ部７内に重畳的視野を有する複数のセンサ素子６（６Ｌ，６Ｒ）を配置すると共に、各センサ部７内において最も性能の良いセンサ素子６Ｌまたは６Ｒによる測定信号を選択する選択回路２０を設けてなる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
