「array」を含む例文一覧(31490)
＜前へ 1 2 .... 583 584 585 586 587 588 589 590 591 .... 629 630 次へ＞- The word evaluating means 6 evaluates each word on the basis of the collation result for each standard pattern obtained as the time series and information of a word dictionary 7 in which words to be recognized are described as an array of speech basic units to find a recognition result according to the evaluation result.
単語評価手段６では、前記時系列として得られた各標準パタン毎の照合結果と認識対象語の単語を音声基本単位の並びとして記述する単語辞書７の情報に基づいて各単語を評価し、前記評価結果に従って認識結果を求める。 - 特許庁 - A rotor disk type sorting machine 1 is equipped with a rotor screen 2 that is configured to array rotors 5, in which a plurality of rotor disks 8 are coaxially installed with prescribed spaces apart on a rotary shaft 7, in a manner that respective rotor disks 8 of each rotor 5 are alternated with each other.
ローターディスク式選別機１は、回転軸７に所定間隔で複数枚のローターディスク８が同軸状態に取り付けられているローター５を、各ローター５の各ローターディスク８が相互に入り込む状態に配列することにより構成したロータースクリーン２を備えている。 - 特許庁 - To provide a plane type probe and a plane type probe array which never damage an optical recording medium and has no probability of being damaged, and to provide an optical pickup apparatus in which the optical recording medium never be damaged and there is no probability of destruction of the plane type probe.
光記録媒体を破損することがなく、且つ破壊される虞れのない平面型プローブ及び平面型プローブアレイを提供すること、並びに光記録媒体を破損することがなく、平面型プローブが破壊される虞れのない光ピックアップ装置を提供する。 - 特許庁 - When the node A is at an H-level, it is in a second recording state, erase pulses are applied to the transistor 34, a threshold voltage is made low, the reference voltage Vrefsa is set at a first reference voltage Vrefsa 1, and, in addition, the erasing operation of a memory cell array is performed.
そして、第２の記録状態に遷移する時は、第２の基準電圧を利用することにより、第１の記録状態にあった全てのセルトランジスタが、第２の基準電圧より低い閾値電圧となり、実質的に第２の基準電圧に対して消去動作が行われたことになる。 - 特許庁 - An output side of a drain voltage generating circuit 40 is connected to one end of a drain power source line 12 of each memory cell array 10_i through a resistor 62 to apply the drain voltage MCD to this power source line, and further, a potential MCDS of other end of this drain power source line 12 is monitored by a charging circuit 50.
ドレイン電圧発生回路４０の出力側を抵抗６２を介して各メモリセルアレイ１０_ｉのドレイン電源線１２の一端に接続してドレイン電圧ＭＣＤを与え、更にこのドレイン電源線１２の他端の電位ＭＣＤＳを充電回路５０で監視する。 - 特許庁 - The display panel in which a pixel array area including a plurality of pixel cells having an active element arranged in a matrix form is included and in which a relative position of a first active element of a first pixel cell in the pixel cell is different from that of a second active element of a second pixel cell in the pixel cell, is adopted.
マトリクス形状で設置されたアクティブ素子を有する複数の画素セルを含む画素アレイ域を含み、前記画素セル中の第一画素セルの第一アクティブ素子の相対位置は、前記画素セル中の第二画素セルの第二アクティブ素子と異なるディスプレイパネルを採用する。 - 特許庁 - To provide a more stable method for detecting a point sound source by extracting only the components which are not affected by a reflection and an interference when adaptation to a main lobe model is decided at each frequency, after beam formation, in a method that uses the main lobe model for a microphone array.
マイクアレイのメインローブモデルを用いる方法において、ビームフォーミングの後に周波数ごとにメインローブモデルに対する適合判定を行うに当り、反射や干渉の影響を受けていない成分のみを抽出することにより、より安定な点音源検出方法を提供する。 - 特許庁 - The first casing 2 and the second casing 3 are connected by a first rotary hinge 5 and the second casing 3 and the third casing 4 are connected by a second rotary hinge 6, respectively rotatably relative to the other casing around the direction of array.
第１の筐体２と第２の筐体３とは第１の回転ヒンジ５により、第２の筐体３と第３の筐体４とは第２の回転ヒンジ６により、それぞれ他の筐体に対して配列の方向を軸として相対的に回転可能となるように連結されている。 - 特許庁 - While the opening 20 positioned at the flow end of the first common ink channel 14 and the wall 14A at the flow end of the first common ink channel 14 are separated by the suitable distance, the first common ink channels 14 can be arranged in an array with the walls 14 faced to each other.
従って、第１共通インク流路１４の流末に位置する開口部２０と第１共通インク流路１４の流末の壁１４Ａとの適性な距離を開けつつ、第１共通インク流路１４は壁１４を対面させて一列に対向して配置することができる。 - 特許庁 - To enable degree of probe degradation or the degree of the change in a protector to be discriminated, by mounting an element which discriminates the presence or the absence of factors contributing to the probe degradation or factors contributing to the changes in the protector, on a solid phase probe array or the like, and by reading changes in the element.
固相プローブアレイなどにプローブの劣化に寄与する因子の有無あるいは保護体の変化に寄与する因子の有無を判別する素子を搭載し、その素子の変化を読み取る事で、プローブの劣化の度合いあるいは保護体の変化の度合いを判断できるようにする。 - 特許庁 - To carry out data communication for controlling a line head, at a high speed and stably while an increase of communication lines are suppressed in an image forming apparatus equipped with a plurality of image formation stations that include the line head with a plurality of light emitting elements arranged in an array shape, and in its image formation method.
複数の発光素子が列状に配列されたラインヘッドを有する画像形成ステーションを複数備えた画像形成装置およびその画像形成方法において、通信線の増加を抑制しながら、ラインヘッドを制御するためのデータ通信を高速でしかも安定して行う。 - 特許庁 - The phase change memory apparatus is provided with a memory array provided with a plurality of phase change memory cells, word lines connected to respective phase change memory cells, a voltage of the word line connected to a selected phase change memory cells, at the time of read operation, is transitioned between at least two voltage stages having different voltage levels.
相変化メモリ装置は、複数の相変化メモリセルを備えるメモリアレイと、それぞれの相変化メモリセルに接続されるワードラインと、を備え、読み出し動作時に、選択された相変化メモリセルに接続されたワードラインの電圧レベルは、相異なる少なくとも２段階の電圧レベルを有する。 - 特許庁 - A storage device 20 stores picture data, and a control part 10 divides a display part 2 in the same way as the key array state of at least a part of keys constituting an operating part 3, and the picture data read from the storage device 20 are respectively assigned to the divided display areas, and displayed.
記憶装置２０には画像のデータが格納されており、制御部１０は、操作部３を構成する少なくとも一部のキーの配列状態と同様に表示部２を分割し、分割した各表示領域に記憶装置２０から読み出した画像のデータをそれぞれ割り当てて、表示する。 - 特許庁 - To provide an array position detector for a heating moving object, which contributes to a higher efficiency and higher yields preventing a line stoppage by enabling comprehensive detection of abnormality containing deviations from the center line of the movement of a conveyor, in addition to tumbling of bottles and abnormal accesses.
瓶の転倒や異常接近の他に、コンベアの移動中心線からのズレも含めて総合的に異常検出できるようにし、ライン停止を未然に防止して、能率向上や歩留まり向上に寄与することができる発熱移動体の配列位置検出装置を得る。 - 特許庁 - When a terminal for diversity reception discriminates that the base station to make connection is the adaptive array base station, the terminal stops diversity reception and selects an antenna used for transmission of an uplink signal among a plurality of antennas 11, 12 to be a reception antenna just after the transmission.
ダイバーシチ受信が可能な端末は、接続しようとしている端末がアダプティブアレイ基地局であることを判別したときには、ダイバーシチ受信を停止し、複数のアンテナ１１，１２のうち上り信号の送信に使用したアンテナをその直後の受信に使用するように設定する。 - 特許庁 - More chips are manufactured compared with a case when the patterns 102 of the array waveguide grating are cut out in the rectangular shape by cutting out these with linear cutting passes 103A and curved cutting passes 103B in which two arcuations having the same shape end other are continued in the lateral direction.
これらを直線状の切断パス１０３Ａと、互いに同一形状の弓形を２つ横方向に連続させた曲線状の切断パス１０３Ｂで切り出すことで、アレイ導波路格子のパターン１０２を矩形形状で切り出した場合よりも多くのチップを製造することができる。 - 特許庁 - In this state, a position adjustment and a phase adjustment of a laser array 60 along an X-Y plane are made and then the screw 100 is clamped into the screw hole 98 until specified clamping torque is generated, thereby constraining the movement and rotation of the semiconductor laser 14 along the X-Y plane.
この状態で、レーザーアレイ６０のＸ−Ｙ平面に沿った位置調整及び位相調整を行った後、ビス１００をそれぞれ所定の締結トルクが生じるまでねじ穴９８へ捻じ込み、半導体レーザー１４のＸ−Ｙ平面に沿った移動及び回転を拘束する。 - 特許庁 - The flash memory device has an interface circuit which sequentially receives an instruction and an address in synchronization with an external system clock after predetermined, first latency from a point when a chip enable signal is activated, in reading operation, programmed operation and erasing operation of a flash memory cell array.
フラッシュメモリセルアレイ、読み取り動作、プログラム動作及び消去動作時に、チップイネーブル信号が活性化される時点から所定の第１レイテンシ後に、外部システムクロックに同期して命令とアドレスとを順次に受信するインターフェース回路を備えることを特徴とするフラッシュメモリ装置。 - 特許庁 - The array substrate and counter substrate have a pair of electrodes which are covered with alignment films AL respectively and opposed to define a rectangular display region DA, and the polarizing plate PL has an axis of absorption nearly parallel or nearly perpendicular to respective sides of the display region DA.
アレイ基板および対向基板は配向膜ＡＬでそれぞれ覆われて矩形の表示領域ＤＡを規定するように対向した一対の電極を有し、偏光板ＰＬは表示領域ＤＡの各辺に対して略平行または略直角な吸収軸を有する。 - 特許庁 - A waveguide formation area 10 where an optical input waveguide 2, a first slab waveguide 3, an array waveguide 4 formed by juxtaposing a plurality of channel waveguides 4a, a second slab waveguide 5 and a plurality of optical output waveguides 6 are successively connected, is formed on a baseboard 1.
光入力導波路２と、第１のスラブ導波路３と、複数のチャンネル導波路４ａを並設してなるアレイ導波路４と、第２のスラブ導波路５と、複数の光出力導波路６とを順に接続してなる導波路形成領域１０を基板１上に形成する。 - 特許庁 - To provide a method and a system for forming various patterns to a maskless lithography system, more specifically, to provide a technique for the maskless lithography using a mirror array of a fixed size, in order to print branching lines in various pitches and to connect holes.
マスクレスリソグラフィシステムに対する多様なパターンの生成を提供する方法及びシステムを提供することであり、より特定すれば、様々なピッチで枝分かれするラインをプリントし、ホールを接続するための一定サイズのミラーアレイを使用するマスクレスリソグラフィの技術を提供することである。 - 特許庁 - Moreover, a light shielding pattern (410) which is formed on the TFT array substrate while being extended or cut off from the capacitance lines and, seen two-dimensionally, is extended along both edges of the data lines and covers both end parts of a boundary of deep and pale color materials constituting the color filter is provided.
ＴＦＴアレイ基板上に、容量線から延設されて又は切り離されて形成されると共に平面的に見てデータ線の両縁に沿って延び且つカラーフィルタを構成する濃淡２色の色材の境界の両端部を覆う遮光パターン（４１０）を更に備える。 - 特許庁 - A sealing material 8 is constructed so as to be a barrier with respect to the fragments of a common wire 3 cut off with a laser beam irradiating it from a lower portion of an array substrate 1, by arranging a section 6 to be cut off from the common wire 3 connected to the protective diode 4 so as to correspond to the sealing material 8.
保護ダイオード４に接続された共通配線３の切断部６をシール材８に対応するように配置することで、アレイ基板１の下部から照射されたレーザーによって切断された共通配線３の破片に対して、シール材８が障壁になるようにしている。 - 特許庁 - An LED device includes an LED array 12, LED driver ICs 14(0) to 14(N-1), a DC-DC converter 16, a first feedback circuit constituted of voltage-dividing circuits 24 and 26, and a headroom voltage monitoring circuit having a controller 38 and a second feedback circuit 80.
ＬＥＤ装置は、ＬＥＤアレイ１２と、ＬＥＤドライバＩＣ１４(0)〜１４(N-1)と、ＤＣ−ＤＣコンバータ１６と、分圧抵抗２４，２６からなる第１のフィードバック回路と、コントローラ３８および第２のフィードバック回路８０とを有するヘッドルーム電圧監視回路とを備えている。 - 特許庁 - A fixed array of biomolecules is fixed to the surface of a solid, using a functional group or a group existing at one end part out of a plurality of end parts of the biomolecules, and the same biomolecules are fixed in two or more direction on the surface of the solid.
生体分子を固定化したアレイであり、該生体分子の複数の末端部のうち、一つの末端部に存在する官能基またはグループを用いて固体表面に固定化され、該固体表面上に、同一の該生体分子が二つ以上の方向で固定化されている生体分子アレイ - 特許庁 - In the case of erasing, the step of adapting comprises a step for determining the erasure conditions of an erasing pulse of a memory cell array, used to erase a bit erased at low speed and a step for setting initial erasure conditions to conditions in the general vicinity of erasure conditions of a bit erased at low speed.
消去の場合、メモリアレイの低速に消去するビットを消去するために使用される消去パルスの消去条件を決定するステップと、メモリアレイの初期消去条件を、低速に消去するビットの消去条件に概して近接した条件に設定するステップとを含む。 - 特許庁 - The control part 101 determines a charge start estimation timing so that an amount of electric power, which is generated by the solar battery array 20 in a period between the charge start estimation timing set as a start time and a power use start estimation timing set as an end time, equals to the calculated charge amount.
制御部１０１は、充電開始予測タイミングを始期とし使用開始予測タイミングを終期とする期間に太陽電池アレイ２０によって発電される電力の電力量が算出された充電量と等しくなるように、充電開始予測タイミングを決定する。 - 特許庁 - When the read control signal CE is activated and made to 'H', the NMOSs 32, 33 are turned on, a reference current INR is made to flow in the NMOS 33 from a reference array 20 through the PMOS 31 being already turned on, and reference voltage REF is directly outputted to the reference node N20.
読出制御信号ＣＥが活性化されて“Ｈ”になると、ＮＭＯＳ３２，３３がオンとなり、既にオンとなっているＰＭＯＳ３１を介して、ＮＭＯＳ３３に基準セルアレイ２０からの基準電流ＩＮＲが流れ込み、基準ノードＮ２に基準電圧ＲＥＦが直ちに出力される。 - 特許庁 - In a semiconductor memory device in which write-in and read- out of data are performed for a memory array in accordance with address information, the device is provided with an address converting circuit 23 generating new address information by performing some change for one part or all of the address information in accordance with a control signal for test.
アドレス情報に応じてメモリアレイに対してデータの書き込み及び読み出しが行われる半導体集積回路において、テスト用制御信号に応じて、アドレス情報の一部又は全てに一定の変更を施して新たなアドレス情報を生成するアドレス変換回路２３を設ける。 - 特許庁 - At the time of executing rolling using a roll array in which one or plural sets of a pair of rolling rolls having the same groove are continuously arranged, before the rolls are recut or scrapped by the expiry of their life, a pair of these rolls are reused by inversely changing the upper and lower rolls or right and left sides.
同一の孔型を有する一対の圧延ロールの１組みあるいは複数組みを連続して配列するロール列を用いて圧延する際、ロールが寿命に達して改削または廃棄される前に、その一対のロールを上下、または左右逆に組み替えて、再使用する。 - 特許庁 - An intermediate data generation part 100 reads out elements in a prescribed order from a zero bit plane number RAM 20 storing 256 array elements with 8-bit addresses added thereto in the order of, for example, raster scan, and writes a minimum value for each 2^(2n) elements to tag plane nRAMs 11 to 15.
中間データ生成部１００は、例えばラスタスキャン順に８ビットのアドレスが付され２５６個の配列要素が格納されたゼロビットプレーン数ＲＡＭ２０から所定の順序で各要素を読み出し、それぞれ２＾(２ｎ)個毎の最小値をタグプレーンｎＲＡＭ１１〜１５に書き込む。 - 特許庁 - The electrooptical device 10 has a light emitting panel 12 which has a plurality of light emitting elements and a micro-lens array 16 which keeps a plurality of convex lenses 18 respectively opposed to the light emitting elements for deflecting the light emitted from the corresponding light emitting elements disposed to integrate the convex lenses 18.
電気光学装置１０は、複数の発光素子が配列された発光パネル１２と、発光素子にそれぞれ対向し、対応する発光素子から進行する光を屈折させる複数の凸レンズ１８が配列され、これらの凸レンズ１８が一体化されたマイクロレンズアレイ１６とを備える。 - 特許庁 - Consequently, when the photovoltaic force of the array 2 is extinguished, the charges accumulated in the capacitor elements having as their dielectric films dielectric separation films 15 are so discharged that when the semiconductor relay is brought into its OFF state there is generated apparent a current IDI passing through a resistor 8 whose polarity is opposed to a current ISC flowing through the resistor 8.
こうして、光起電力の消失時に、誘電体分離膜１５を誘電体膜とする容量素子に蓄積されていた電荷を放出し、見かけ上、オフ状態への移行時に抵抗８を流れる電流Ｉ_SCと逆向きにこの抵抗を通過する電流Ｉ_DIを生成させる。 - 特許庁 - A post spacer 20 having a planar flat part on the top is formed on an array substrate by exposing a negative photoresist via a photomask 22 having about 3 μm×3 μm unexposed part 22b inside about 7 μm×15 μm exposed part 22a and subsequently developing it.
アレイ基板１１上に、ネガ型感光性レジスト２１を、７μｍ×１５μｍの露光部分２２ａ内部に３μｍ×３μｍの未露光部分２２ｂを有するフォトマスク２２を介して露光後現像し、頂上に平板状の平坦部分を有する柱状スペーサ２０を形成する。 - 特許庁 - A control current causes the same current as the constant current to flow through a control electrode of the active element, and is supplied from the reference current generating unit to the control electrode of each active element in a current mirror unit which supplies a current to each LED array.
そして、その能動素子の制御電極に上記一定電流と同一電流を流す制御電流が、上記基準電流生成部から上記各能動素子の制御電極に与えられるカレントミラー部によって、上記各ＬＥＤ列に電流が供給される。 - 特許庁 - To reduce power consumption of a semiconductor storage device formed by hierarchizing an isolation signal generation circuit which adopts a shared sense amplifier system into a main isolation signal generation circuit and a sub isolation signal generation circuit and devises electric disconnection between a cell array and a sense amplifier.
シェアドセンスアンプ方式を採用し、セルアレイとセンスアンプとの電気的切断を図るアイソレーション回路を制御するアイソレーション信号発生回路をメインアイソレーション信号発生回路とサブアイソレーション信号発生回路とに階層化してなる半導体記憶装置に関し、消費電力の低減化を図る。 - 特許庁 - Since a solid light source unit 21 comprising a quasi-planar light source arranged with an array of light emitting diodes 21b is employed, a long emission lifetime and a high emission efficiency can be attained while ensuring a sufficient illumination intensity and arbitrariness in the wavelength of illumination light can be enhanced extremely.
発光ダイオード２１ｂをアレイ状に配置した擬似面光源を備える固体光源ユニット２１を用いるので、十分な照明強度を確保しつつ、長い発光寿命と高い発光効率とを達成することができ、照明光の波長の任意性を極めて高めることができる。 - 特許庁 - A prefetch execution judging deciding device 80 and a prefetch executing device 90 execute the prefetch to the cache about a block to be prefetched to a certain block on confirming that a prefetch flag to the block in the address array 100 is valid in the case of cache access for the block.
先取り実施判定器８０および先取り実施器９０は、あるブロックについてのキャッシュアクセス時に、アドレスアレイ１００中の当該ブロックに対する先取りフラグが有効なことを確認した上で当該ブロックに対する先取り対象ブロックについてのキャッシュへの先取りを実施する。 - 特許庁 - After pasting a valve metal sheet 1 to a base material 2, the valve metal sheet 1 is divided to form two solid electrolytic layers 7A and 7B and a collector layer 8 by the polymerization method, so that the thin solid electrolytic capacitor and solid electrolytic capacitor device array can be manufactured easily.
弁金属シート体１を基材２に貼り合わせた後に、弁金属シート体１を分割し、重合法によって固体電解質層７Ａ，７Ｂおよび集電体層８を形成したので、薄型固体電解コンデンサ及び固体電解コンデンサ素子アレイが容易に作製できる。 - 特許庁 - To provide a method for tuning electric characteristics of wiring of which propagation time is freely tuned even if uniform length wiring is not provided due to reduced cabling area, resulting in significant reduction of skew, in an area array type semiconductor apparatus.
エリアアレイ型半導体装置において、配線引き廻しエリアの縮小化によって等長配線が施されない場合であっても伝播時間を自由にチューニングする事ができ、スキューを大幅に低減できる配線の電気特性チューニング方法を提供することを目的とする。 - 特許庁 - A liquid crystal cell array 250 is held while end faces 252a, 253a of a TFT mother substrate 252 and a counter mother substrate 253, respectively, where liquid crystal injection ports 200 are open are directed downward, and a sealing agent 330 is applied on each end face 252a, 253a directing downward and cured.
液晶注入口２００が開口する側のＴＦＴマザー基板２５２及び対向マザー基板２５３の各端面２５２ａ，２５３ａを下方向に指向させた状態で液晶セルアレイ２５０を保持し、下方向に指向する各端面２５２ａ，２５３ａに封止剤３３０を塗布して硬化させる。 - 特許庁 - The movable pin array 1 is characterized in that it has a plurality of pins 2 and a guide part 5 for supporting the each pin 2 to be freely movable; the guide part 5 is constituted by bundling a plurality of pipes 6 together; and the each pin 2 is supported by respective pipes 6 so as to be freely movable.
可動式ピンアレイ１は、複数のピン２と、前記各ピン２を可動自在に支持するガイド部５とを有し、前記ガイド部５を複数のパイプ６を束ねて構成し、前記各パイプ６によってそれぞれ前記各ピン２を可動自在に支持したことを特徴とする。 - 特許庁 - In the imagery lens array F, a plurality of imagery lens parts F1-Fm which have uniform imagery characteristics around an optical axis are constituted in each of the specified number of condenser lens parts C1-(C6) along the scanning direction of the irradiation light, and a converged measuring light forms images on a light receiving surfaces P1a-Pma.
結像レンズアレイＦは光軸廻りに均等な結像特性を有する複数の結像レンズ部Ｆ１〜Ｆｍが照射光の走査方向に沿って所定数の集光レンズ部C１〜Ｃ６ごとに構成され、収束された測定光を受光面Ｐ１ａ〜Ｐｍａ上に結像させる。 - 特許庁 - The resistance value by the leading-around length of a second conductor pattern of a high resistance value and the resistance value of a contact hole become dominant, and therefore, by making them equal, the array pattern of an almost equal wiring resistance value of each wiring pattern can be designed in a short time when compared with a conventional method.
抵抗値の高い第２の導電体パターンの引き回し長さによる抵抗値とコンタクトホールの抵抗値が支配的になるためこれらを等しくすることにより、従来に比べて短時間に各配線パターンの配線抵抗値が略等しいアレイパターンの設計ができる。 - 特許庁 - A wave-guide forming area 10 constituted of the step successively connecting a light input wave-guide 2, a first slab wave-guide 3, plural parallel arranged array wave-guides 4 of lengths different from each other, a second slab wave-guide 5 and plural parallel arranged light output wave-guides 6 is formed on a substrate 1.
光入力導波路２と、第１のスラブ導波路３と、互いに異なる長さの複数の並設したアレイ導波路４と、第２のスラブ導波路５と、複数の並設した光出力導波路６とを順に接続してなる導波路形成領域１０を基板１上に形成する。 - 特許庁 - To each of speaker units 1-1 to 1-15 constituting an array speaker system, signals are inputted to each of which weight is added that is effected by absolute values of weighting factors C1 to C15 that are based on a Bessel function, in weighting means 2-1 to 2-15 that are provided corresponding to the speaker units, respectively.
アレースピーカーを構成する各スピーカーユニット１−１〜１−１５には、それぞれに対応して設けられた重み付け手段２−１〜２−１５においてベッセル関数に基づく重み係数Ｃ１〜Ｃ１５の絶対値による重みが付加された信号が入力される。 - 特許庁 - To solve such a problem that read and write cycles of a memory cell takes double time when a memory cell in which two bits/cell is stored is used and to provide a peripheral control circuit having memory array constitution in which area can be reduced.
１メモリセルに２ビットを蓄積するメモリアレイ構成においても、１回のアクセスで複数バイトを読出し又は書込みすることができ、また、さらなる高速読出し方式であるプリチャージしないセンスアンプを使用することで、読出しの高速化とともに、あらゆるシステム用途にこのメモリアレイを使用可能とする。 - 特許庁 - This substrate 100 for a matrix array device has inspection circuit parts 104 each disposed near an area formed with at least one of a gate line drive circuit part 102 and a signal line drive circuit part 103 over a nearly same length as one side of the drive circuit 102 or 103 or above.
ゲート線駆動回路部１０２又は信号線駆動回路部１０３の少なくとも一方が形成された領域の近辺に、駆動回路部１０２又は１０３の一辺と略同一又はそれ以上の長さにわたって検査回路部１０４が形成されている。 - 特許庁 - The ultrasonic array sensor 1 is provided with a base 10 in which the insulating layer 21 of an oxidized film is formed on an upper main surface 11a, and a plurality of recesses 12 each opening toward a lower main surface 11b and having an insulating layer 21 as the bottom are formed on the base 10.
超音波アレイセンサ１は、上側の主面１１ａ上に酸化膜の絶縁層２１が形成されたベース部１０を備え、ベース部１０には下側の主面１１ｂに向かって開口するとともに絶縁層２１を底部とする複数の凹部１２が形成される。 - 特許庁 - To provide a driving method of on-demand type multi-nozzle ink jet head in which an ink weight of 70 ng or above can be attained stably without generating a nonejection nozzle due to the influence of inter-array vibration even when a matrix type head having three arrays or more of nozzle is employed.
ノズル配列が３列以上のマトリックスタイプのヘッドを用いた場合においても、列間の振動の影響による不吐出ノズルを発生させることなく、７０ｎｇ以上のインク重量を安定して得られるオンデマンド型マルチノズルインクジェットヘッドの駆動方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
