「array」を含む例文一覧(31490)
＜前へ 1 2 .... 587 588 589 590 591 592 593 594 595 .... 629 630 次へ＞- A release request first reception section 60 receives a release request in a disk array device 10 performed to the locking of a hard disk that has failed, or a release request performed to the locking of an optional hard disk from a remotely installed managing device 30.
解除要求第一受付部６０では、障害が発生したハードディスクの固定に対して行われるディスクアレイ装置１０内における解除要求、または、遠方に設置された管理装置３０より任意のハードディスクの固定に対して行われる解除要求を受け付ける。 - 特許庁 - In this case, since the positional deviation of the transparent cylinder row is absorbed by one of the first and second side plates, unevenness of the brightness of a lens array 16 can be reduced and occurrence of unevenness of the density in a toner image can be suppressed, and the resolution of the exposure device can be made to the maximum value.
この場合、第１、第２の側板のうちの一方によって、前記透明シリンダ列の位置ずれが吸収されるので、レンズアレイ１６の明るさのむらを少なくしてトナー像に濃度のむらが発生するのを抑制したり、露光装置の解像度を最大値にしたりすることができる。 - 特許庁 - An FPC 23 is connected to an external connection terminal array portion 27 provided on an outer peripheral portion of a plasma display panel 17 so that its tip end edge faces on the outside of the plasma display panel 17 from the inside of the plasma display panel 17, and arranged not to protrude by the plasma display panel 17.
ＦＰＣ２３は、プラズマディスプレイパネル１７の周縁部に設けられた外部接続端子アレイ部２７に、プラズマディスプレイパネル１７の内側から、その先端縁がプラズマディスプレイパネル１７の外方を向く態様で、接続されて、プラズマディスプレイパネル１７の側方にはみ出さないように配置されている。 - 特許庁 - Elements for detecting high-frequency electric field and magnetic field and a frequency analysis circuit for performing frequency analysis are disposed in one-dimensional or in two-dimensional array, thereby sequentially reading out an output signal of the frequency analysis circuit to image the high-frequency electric field or magnetic filed distribution.
高周波の電界または磁界を検出する素子と周波数解析を行う周波数解析回路を１次元または２次元アレイ状に配置し、前記周波数解析回路の出力信号を順次読み出すことにより、高周波の電界または磁界分布を画像化する。 - 特許庁 - A feeling expression analyzing means 5 generates a feeling expression pattern corresponding to a word or word array having the meaning of a feeling expression from a feeling expression table 6 wherein the correspondence between kinds of feeling information and descriptions of information regarding words expressing the feeling information is recorded.
感情表現解析手段５は，感情情報の種別と感情情報を表現する単語に関する情報の記述との対応が記録された感情表現テーブル６から，感情表現の意味を持つ単語または単語列に対応する感情表現パターンを生成する。 - 特許庁 - A recessed part 20 formed at a part of a pixel contact hole 12 electrically connecting a drain electrode 11 and a pixel electrode 1 of a TFT on a TFT array substrate 7 and a projecting part 27 for preventing the sticking deviation between a pair of substrates, formed on a counter substrate 15, are engaged with each other.
ＴＦＴアレイ基板７上のＴＦＴのドレイン電極１１と画素電極１とを電気的に接続する画素コンタクトホール１２の部分に形成された凹部２０と、対向基板１５上に設けられた一対の基板の貼り合わせずれを防止するための凸部２７とが嵌合されている。 - 特許庁 - The focal characteristics and size of an aperture (104) is made electronically adjustable in both azimuth angle (X) and elevation angle (Z) directions by the two-dimensional array, and it is possible to acquire uniform and/or specific sound field characteristics at any location or all the locations of a part to be inspected.
２次元アレイにより、方位角（Ｘ）と仰角（Ｚ）方向双方においてアパーチャ（１０４）の焦点特性及びサイズを電子的に調整可能となり、均一及び／又は特定の音場特性が検査される部品の任意の位置又は全ての位置で取得することができるようになる。 - 特許庁 - In accordance with the array direction of leads 11-15, bonding pads (first bonding pads) 23S, 23G1-23G3 of the power semiconductor element 20 and bonding pads (second and third bonding pads) 41P and 42P of the control semiconductor element 40 are allocated in the same direction.
さらに、リード１１〜１５の配列方向に一致させて、同一方向に電力用半導体素子２０のボンディングパッド（第１ボンディングパッド）２３Ｓ、２３Ｇ１〜２３Ｇ３、制御用半導体素子４０のボンディングパッド（第２及び第３ボンディングパッド）４１Ｐ，４２Ｐのそれぞれを配設する。 - 特許庁 - To provide a tubular light emitting element in which reduction of light emitting voltage is realized by using concurrently a ferroelectric layer and a porous light emitter layer and which is superior in luminous efficiency with low power consumption and is suitable for a large display, and a display device composed of a light emitting element array.
本発明は、強誘電体層と多孔質発光体層を併用することにより、発光電圧の低減化を図り、発光効率に優れ低消費電力で、かつ大型ディスプレイ用に好適な管状体発光素子と発光素子アレイからなる表示装置を提供する。 - 特許庁 - In processing of a compile processing means 11 or linking means 12 of this compiler 1, an access pattern acquisition section 13 analyzes the instruction to access a memory from the result of analyzing an input program, and acquires the access pattern including the arrangement on the array of the structure elements, access frequency, and access order.
コンパイル処理装置１のコンパイル処理手段１１またはリンク手段１２の処理の際に，アクセスパターン取得部１３が，入力プログラムの解析結果からメモリアクセスする命令を解析し，構造体要素の配列上の配置，アクセス回数，アクセス順序を含むアクセスパターンを取得する。 - 特許庁 - In order to distinguish a defective block in a memory cell array, the defective block data is written into the defective block so that the threshold voltage of all or a specific part of memory cells in the defective block may be larger than the word line voltage VB applied to a selection word line when reading low-order page data.
メモリセルアレイ中の不良ブロックを区別するため、不良ブロック中のメモリセルの全部又は特定の一部の閾値電圧が、下位ページデータを読み出す場合に選択ワード線に印加されるワード線電圧ＶＢより大きくなるよう、不良ブロックへの不良ブロックデータの書き込みを行なう。 - 特許庁 - To provide a structure allowing the formation of a thin-film transistor on a support board for imparting a current-limiter to an electron source array comprising fine particles of an electron emission material and to provide a cold-cathode light source and a thin image formation device capable of X-Y matrix drive.
電子放出材料の微粒子からなる電子源アレイに電流制限機構を付与するために支持基板上の薄膜トランジスタの形成を可能にした構成を提供すると共に、ＸＹマトリクス駆動可能な冷陰極光源及び薄型画像形成装置を提供する。 - 特許庁 - On a TFT array substrate 9 where the switching active element 5 and a switching active element protection film 7 are formed, a color filter film 11 is formed and then a contact part 6 is formed by processing the color filter film 11 and switching active element protection film 7 at the same time by dry etching using patterned etching resist 10.
スイッチング能動素子５とスイッチング能動素子保護膜７が形成されたＴＦＴアレイ基板９上に、カラーフィルタ膜１１を形成した後、パターニングされたエッチングレジスト１０を用いて、カラーフィルタ膜１１とスイッチング能動素子保護膜７を同時にドライエッチングしコンタクト部位６を形成する。 - 特許庁 - In this disk array device comprising a dual cache memory, when a part of the cache memory 12 is failed, only a memory area (Area1) where the failure occurs is closed and reallocated to the other memory area (Area2) of the same cache memory 12, and the I/O process is continued.
２重のキャッシュメモリを備えたディスクアレイ装置において、キャッシュメモリ１２の一部に障害が発生した場合、障害が発生したメモリ領域（Ａｒｅａ１）のみを閉塞させ、これを同じキャッシュメモリ１２の他のメモリ領域（Ａｒｅａ２）に再割り当てしてＩ／Ｏ処理を継続する構成とする。 - 特許庁 - The integration means integrates signal values outputted from pixels in an effective pixel region in a solid-state imaging device including color filters, for each of predetermined pixel columns disposed in a longitudinal direction of the effective pixel region and for each type of pixels determined according to an array method of color filters.
積算手段は、カラーフィルタを有する固体撮像素子における有効画素領域の画素が出力する信号値を、有効画素領域の縦方向に並んだ所定の画素列毎に、かつカラーフィルタの配列方法により定められた画素の種類毎に積算する。 - 特許庁 - The 3D array includes a region that behaves as a metamaterial in a selected frequency when the circuit elements of the region are one of circuit states and as a normal refractive medium in the selected frequency when the circuit elements of the region are another set of circuit states.
３Ｄアレイは、或る領域の回路素子が回路状態の一方のセットにあると選択された周波数でメタマテリアルの挙動を示し、その領域の回路素子が回路状態の他方のセットにあるとその選択された周波数で通常の屈折媒質の挙動を示すような領域を有する。 - 特許庁 - To provide an access method for a network-connected disk array and a storage device capable of transferring data efficiently at high speed regardless of dispersion of data transfer of each disk device, when transferring the data read by a plurality of disk devices operated in parallel.
本発明は、並行して動作する複数のディスク装置で読み込んだデータを伝送する際に、当該データを各ディスク装置のデータ転送のばらつきに関係なく、効率よく高速に伝送できるネットワーク接続されたディスクアレイのアクセス方法及び記憶装置を提供することを課題とする。 - 特許庁 - A bump electrode 17 provided on the output surface 15b of a PD array 15 correspondingly to the conductive material 21 is connected with the input 21a of the conductive member 21 formed on the input surface 20a of the wiring board 20, thus obtaining a semiconductor device 5.
この配線基板２０の入力面２０ａ上に形成された導電性部材２１の入力部２１ａに対し、ＰＤアレイ１５の出力面１５ｂ上に導電性部材２１に対応して設けられたバンプ電極１７を接続して、半導体装置５とする。 - 特許庁 - A current source 4 and anodes or cathodes of the light emitting thyristors in each of blocks 10-1, 10-2, 10-3, ... are connected to a memory all together and then the light emitting array 100 is driven.
デコーダ８の出力端子２２に、ブロック１０化した発光サイリスタアレイ１００のゲート選択線７を接続し、かつメモリ５に、電流源４と各ブロック１０−１、１０−２、１０−３・・の発光サイリスタのアノードまたはカソードをまとめて接続し、発光サイリスタアレイ１００を駆動する。 - 特許庁 - Therein, when the array part of the top gate type thin film transistor including the color filter 130 is formed, a source electrode 106, a drain electrode 108 and an impurity amorphous silicon layer are patterned at the same time, and a gate electrode 124, an active layer 120 and a gate insulating film are patterned and formed at the same time.
この時、カラーフィルター１３０を含むトップゲート型薄膜トランジスタのアレイ部を形成する時、ソース電極１０６及びドレイン電極１０８と不純物非晶質シリコン層を同時にパターニングし、ゲート電極１２４、アクティブ層１２０、ゲート絶縁膜を同時にパターニングして形成する。 - 特許庁 - When a thermal head HD is fixed to a carriage CA under normal state with respect to the moving direction thereof, a controller CP controls the thermal head HD such that one line being recorded forms a dot pattern by starting driving of recording elements from an odd array thereof.
制御装置ＣＰは、サーマルヘッドＨＤをヘッド移動方向に対して正規の状態でキャリッジＣＡに装着されている場合、サーマルヘッドＨＤにより記録される１つのラインは、奇数番目の記録素子列から記録素子の駆動を開始して、ドットパターンを形成するように制御する。 - 特許庁 - Further this invention provides a computer system including a processor, a data storing device coupled to the processor, a computer-implementable code for specifying the tooth movement patterns using the two-dimensional array, and a computer-implementable code for generating the treatment paths to move the teeth in accordance with the specified pattern.
さらに、プロセッサと、プロセッサに結合されたデータ格納デバイスと、２次元アレイを用いて歯の移動パターンを特定するコンピュータ実行可能コードと、特定されたパターンに従って歯を移動させるための処置経路を生成するコンピュータ実行可能コードとを備える、コンピュータシステムが提供される。 - 特許庁 - Segment terminals 4 are arranged in the upper center part of a protecting part 2a of a segment substrate 2, being connected with segment wiring 9, and on the right and left sides thereof, common terminals 5, 6 and terminal array pitch adjusting wiring 14, 18 connected with the common terminals 5, 6 are arranged.
セグメント基板２の突出部２ａの上面中央部にはセグメント端子４がセグメント配線９に接続されて設けられ、その左側及び右側にはコモン端子５、６及び該コモン端子５、６に接続された端子配列ピッチ調整用配線１４、１８が設けられている。 - 特許庁 - The array substrate comprises a first wiring layer, a second wiring layer 17, and a third wiring layer 19, in which the second wiring layer 17 and the third wiring layer 19 constitute a signal line, and a part of the first wiring layer of the bottom layer constitutes a gate electrode 15 of a thin film transistor.
第１配線層、第２配線層１７、第３配線層１９を有し、信号線が第２配線層１７及び第３配線層１９により構成されるとともに、最下層の第１配線層の一部が薄膜トランジスタのゲート電極１５を構成している。 - 特許庁 - The parallel light from the backlight unit is reduced in luminance and the angle of incidence of light on the liquid crystal display panel is made small by the variable refractive index medium 17 and lens array L of the optical element 4 to suppress the power consumption of the backlight unit small, thereby adapting the liquid crystal display device to low power consumption.
バックライトユニットからの平行光の輝度を低減させ、光学素子４の可変屈折率媒体17とレンズアレイＬにより液晶表示パネルへの光の入射角を小さくし、バックライトユニットでの消費電力を抑制して低消費電力に対応できる。 - 特許庁 - When storing a plurality of data to the storage area L2 of a nonvolatile memory cell MC1 and the storage area L1 of a nonvolatile memory cell MC2 in a memory cell array 12, a first control circuit 200 closes a switch circuit SW52 to output a prescribed write level VCCW to a bit line BL2.
メモリセルアレイ１２内の不揮発性メモリセルＭＣ１の記憶領域Ｌ２と不揮発性メモリセルＭＣ２の記憶領域Ｌ１とに複数のデータを記憶するとき、第１制御回路２００はスイッチ回路ＳＷ５２をオンさせ、所定の書込電位ＶＣＣＷをビット線ＢＬ２に出力する。 - 特許庁 - As positioning of the substrate side wiring sections 22a to 22d with reference to the signal line driving IC 15 becomes easy, and an array substrate 3 side and a circuit substrate 29 side are electrically connected with only one tip section of the substrate side wiring sections 22a to 22d, connection man power is reduced and the productivity is improved.
信号線駆動ＩＣ15に対する基板側配線部22a〜22dの位置決めが容易になるとともに、基板側配線部22a〜22dの一端部のみでアレイ基板３側と回路基板29側とを電気的に接続できるので、接続工数を抑制でき、製造性を向上できる。 - 特許庁 - Therefore, two waveguide type optical multiplexing/demultiplexing circuits A and B have a configuration provided with two input parts, two array parts, and two output parts, and these parts are combined to realize 2×2×2=8 kinds of optical circuit configurations.
これにより、２つの導波路型光合分波回路Ａ、Ｂは、２つの入力部、２つのアレイ部、２つの出力部を備えた構成となり、これらの各部における組み合わせにより、２Ｘ２Ｘ２＝８通りの光回路構成が可能となる導波路型光合分波器１である。 - 特許庁 - Semiconductor lasers 10 are arrayed at the exit end face of a semiconductor laser array 20 so as to form laser beams having a size X in the respective arraying directions of the semiconductor lasers narrower than the size Y in the direction perpendicular thereto, thereby, the size over the entire part of the optical system is made smaller.
半導体レーザアレイ２０の出射端面に半導体レーザ１０の各々の配列方向における寸法Ｘを、この直角方向の寸法Ｙより狭い幅を持ったレーザビームを形成するように配列することにより、光学系全体の大きさを小さくすることができる。 - 特許庁 - A first and second dummy patterns each extending in the direction parallel to the second oriented segment are disposed on the outside of the terminal disposed most outside directing the positive orientation of the first oriented segment in the first period taking over the periodicity of array of the terminals.
第１の有向線分の正の向きに向かって最も外側に配置された端子よりもさらに外側に、端子の配列の周期性を引き継いで、第１の周期で、各々が第２の有向線分に平行な方向に延在する第１及び第２のダミーパターンが配置されている。 - 特許庁 - To obtain a chip, a manufacturing method for the chip and a chip storing module storing the chip by which a higher yield is obtained from one wafer with respect to a grating in which a shape occupied by the whole element on the wafer like an array waveguide grating is formed into a shape other than a rectangle.
アレイ導波路格子のようにウェハ上における素子全体の占有する形状が矩形以外の形状となっているものについて、１つのウェハからより多くの収量を得ることのできるチップ、そのチップの製造方法およびそのチップを収容したチップ収容モジュールを得ること。 - 特許庁 - To provide an organic EL device array suppressing a loss of optical absorption in an organic compound layer or a transparent electrode, simplifying a coating step in the organic compound or the transparent electrode, and having a tiny resonant structure with an optimal light path length at each of luminescent colors.
有機化合物層や透明電極での光吸収における損失を低減させ、有機化合物層や透明電極の塗り分け工程を簡略化し、発光色ごとに最適な光路長を有する微小共振器構造を備えた有機ＥＬ素子アレイを提供する。 - 特許庁 - While a read-out command for designating a band BK0 is inputted externally and read-out operation is being performed to a data buffer 13a from a memory array 10a in the bank BK0, a read-out command for designating a bank BK1 can be inputted externally.
バンクＢＫ０を指定した読み出しコマンドが外部から入力され、バンクＢＫ０においてメモリアレイ１０ａからデータバッファ１３ａへの読み出し動作を行っている間に、バンクＢＫ１を指定した読み出しコマンドを外部から入力することが可能であるものである。 - 特許庁 - The arrayed waveguide grating type integrated optical multiplexer/demultiplexer is characterized in that a temperature compensation region is furnished in the optical delay part and the width of the temperature compensation region is gradually narrowed in the direction where the waveguiding length of the waveguide array in the optical delay part is shortened.
アレー導波路格子型の集積化光合分波器において、前記光学遅延部に温度補償領域が設けられ、かつ、前記温度補償領域の幅は、前記光学遅延部内の導波路アレーの導路長が短くなる方向に徐々に狭くなることを特徴としたものである。 - 特許庁 - In response to a specific signal PRE supplied from the outside when a power source is applied, the control circuit 120 executes the automatic reading operation of data from the specific address (0-order address) of the nonvolatile memory array so that the automatic reading data from this specific address are output to the outside.
電源投入時に外部から供給される特定信号ＰＲＥに応答して、制御回路１２０は不揮発性メモリアレイの特定のアドレス(アドレス０番地)からデータの自動読み出しの動作を実行して、この特定のアドレスからの自動読み出しデータを外部へ出力するようにした。 - 特許庁 - Arrays of ejection holes 61, heating resistor elements 65 and liquid passages 60 are disposed at both sides of a central ink supply hole 62a and an array of ejection holes 61, heating resistor elements 65 and liquid passages 60 is disposed at one side of the other ink supply hole 62.
中央のインク供給口６２ａに対しては両側に吐出口６１、発熱抵抗素子６５および液流路６０の列が配置され、他のインク供給口６２に対しては片側に吐出口６１、発熱抵抗素子６５および液流路６０の列が配置されている。 - 特許庁 - To provide a manufacturing method of optical fiber cable whose manufacturing speed is high and in which a disordered housing array of the optical fiber in SZ type spacer groove does not occur, in the method of manufacturing an optical fiber cable by housing the optical fiber into the groove of SZ type spacer.
ＳＺ型スペーサの溝に光ファイバを収納することにより光ファイバケ−ブルとする光ファイバケーブルの製造方法において、光ファイバケーブルの製造速度が速く、且つＳＺ型スペーサ溝への光ファイバの収納配列乱れが発生しない光ファイバケーブルの製造方法を提供すること。 - 特許庁 - The probing radar apparatus used to probe objects buried in the base is provided with at least three antennas (sx, rx, sy, ry) arranged inside one plane as an antenna array (1) for electromagnetic waves in a high-frequency region, a time-controlled signal processor, an evaluation unit for SAR and a display unit.
基盤中に埋設された物体を探査するための探査レーダー装置は、高周波領域における電磁波用のアンテナ配列（１）として、一平面内に配置された少なくとも３個のアンテナ（ｓｘ，ｒｘ，ｓｙ，ｒｙ）と、時間制御される信号プロセッサと、ＳＡＲ用の評価ユニットと、表示ユニットとを具える。 - 特許庁 - To provide a controller for detecting a setting state of a programmable device such as an FPGA(Field Programmable Gate Array) that detects the configuration of the programmable device as a whole circuit so as to control the operation of the circuit thereby enhancing the surety of the circuit operation and minimizing wasteful works of a user.
ＦＰＧＡ等のプログラマブルデバイスのコンフィグレーションを回路全体で検出して回路の動作を制御することにより回路の動作の確実性を向上させるとともに、ユーザの無駄な作業を極力減らすことができるプログラマブルデバイスの設定検出制御装置を提供する。 - 特許庁 - Before a liquid crystal panel (e.g. an element aggregate 35a) formed by sticking a color filter (CF) substrate 11 and a driving circuit board 12 together is provided with the microlens array 35, the thickness of the driving circuit board 12 is made less than the thickness of the CF substrate 11 through etching processing.
カラーフィルタ（ＣＦ）基板１１と駆動回路基板１２とを貼り合わせてなる液晶パネル（例えば、素子集合体３５ａ）に対して、マイクロレンズアレイ１３を設ける前に、エッチング処理により上記駆動回路基板１２の厚みをＣＦ基板１１の厚みよりも薄くする。 - 特許庁 - The semiconductor chip 10 comprises the area sensor 12 of thermopile type consisting of a plurality of thermopile elements arranged into an array; an amplifier 13 for amplifying output of area sensor 12; and a heat conductive metal membrane 11, arranged at least adjacent to a part of periphery of the area.
半導体チップ１０に形成されたアレイ状に配列された複数のサーモパイル素子からなるサーモパイル型エリアセンサ１２と、エリアセンサ１２の出力を増幅するアンプ１３と、エリアセンサ１２の周辺部の少なくとも一部に近接して配置形成された熱伝導性金属膜１１とを具備する。 - 特許庁 - To provide an array substrate for a plane display device and a method for manufacturing the same which enable breaking of a wire in a pixel area to securely be repaired irrelevantly to the kind of the breaking, specially, without reference to the kind, size, and shape of foreign matter causing the breaking.
平面表示装置用のアレイ基板及びその製造方法において、画素領域内の配線に生じた断線について、断線の種類に拘わらず、特には断線の原因となる異物の種類や寸法・形状に拘わらず、確実にリペアを行うことができるものを提供する。 - 特許庁 - In the information processing method and the information processor, a parameter table for packet analysis is provided in a server 1, the number of the data in packet data and the kind and array order of the data are specified based on the packet kind of a reception packet and the parameter table and the packet data are read and stored.
サーバ１にパケット解析用のパラメータテーブルを備え、受信パケットのパケット種別とパラメータテーブルとに基づいて、パケットデータ中のデータの個数とデータの種類及び配列順を特定して、パケットデータの読み取り及び蓄積を行う情報処理方法及び情報処理装置としている。 - 特許庁 - To provide a scan exposure device using a microlens array, which is capable of increasing the accuracy of an exposure pattern in overlay exposure by, even in the case of the occurrence of deviation of the exposure pattern from a reference pattern, detecting the deviation during exposure to be able to prevent displacement of the exposure pattern.
露光パターンの基準パターンからのずれが発生しても、露光中にこのずれを検出して、露光パターンの位置ずれを防止することができ、重ね露光における露光パターンの精度を向上させることができるマイクロレンズアレイを使用したスキャン露光装置を提供する。 - 特許庁 - In the test pattern area 10, a plurality of unit test patterns 12, wherein ruled line patterns 14 corresponding to individual printing elements and having a fixed length in a relative moving direction are arrayed as parallel lines at different heights in the relative moving direction, are arrayed along the array direction of the printing elements.
ここで、テストパターン領域１０は、個々の印刷素子に対応する罫線パターン１４であって、相対的な移動方向に一定長を有するものを、相対的な移動方向に段違いに配置した単位テストパターン１２が、印刷素子の配列方向に沿って複数個配列してなる。 - 特許庁 - In a step for forming the recessed parts on the surface of the glass substrate in a production process of the micro-lens array, a process for forming the recessed parts is performed by etching the glass substrate after forming indentations or parts where residual stress remains by pressing the surface of the glass substrate with a pointed article.
マイクロレンズアレイの製造工程中、ガラス基板表面に凹部を形成する工程において、当該凹部を形成する工程を、ガラス基板表面に尖状物で加圧して圧痕又は応力残留部を形成した後、当該ガラス基板のエッチングを行う工程とする。 - 特許庁 - Three-color interlayer insulating films 9B, 9G, 9R and a light-shielding film 47 constituting a color filter layer are layered on a storage capacitor line 15, and the layers of the three-color interlayer insulating films 9B, 9G, 9R and the light-shielding film 47 are used as a spacer between an array substrate 2 and a counter substrate 3.
蓄積容量線１５上にカラーフィルター層を構成する３色着色層間絶縁膜９Ｂ，９Ｇ，９Ｒと遮光膜４７を積層し、この３色着色層間絶縁膜９Ｂ，９Ｇ，９Ｒと遮光膜４７の積層をアレイ基板２と対向基板３とのスペーサとした。 - 特許庁 - Further, in a fourth constituent piece 5, which superimposed on both the moving directional ends of the slider 11, second guiding slot holes 12 and 12, which correspond to the respective sliders 11 and 11, is disposed in an array so as to engage the thick parts 11A and 11A of the slider with the second guiding slot holes 12 and 12.
また、該スライダー１１の移動方向に沿う両端と重なる第四構成片５に、各スライダー１１，１１に対応する第二案内長孔１２，１２を、長手方向に沿って並設し、該第二案内長孔１２，１２にスライダーの厚肉部１１Ａ，１１Ａを係合する。 - 特許庁 - To provide a liquid detergent that exhibits excellent deterging-removability of stains such as a development residue, is free from environmental problems and does not deteriorate even by an air shower operation without, a method for forming a colored image using the liquid detergent, a manufacturing method of a color filter, and a manufacturing method of an array substrate with a color filter.
現像残渣等の汚れの洗浄除去性に優れ、環境問題が無く、空シャワー運転でも劣化しない洗浄処理液、該洗浄処理液を用いた着色画像の形成方法、カラーフィルターの製造方法、及び、カラーフィルター付きアレイ基板の製造方法を提供。 - 特許庁 - After a 2nd (2nd step) A/D conversion code n2 by an A/D converting circuit 1 is outputted, a switch S10 is turned off and a switch S11 is turned on to make an operational amplifier 3 and a capacitor CF operate as a hold circuit, thereby charging array capacitors C0 to C7 with the output voltage of the operational amplifier 3.
Ａ／Ｄ変換回路１による２回目（２ステップ目）のＡ／Ｄ変換コードｎ２が出力された後、スイッチＳ１０をオフ、Ｓ１１をオンにしてオペアンプ３とコンデンサＣF とをホールド回路として動作させ、オペアンプ３の出力電圧でアレイコンデンサＣ０〜Ｃ７を充電する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
