「array」を含む例文一覧(31490)
＜前へ 1 2 .... 589 590 591 592 593 594 595 596 597 .... 629 630 次へ＞- The counter substrate has a color filter 30 formed on a glass substrate, a counter electrode 32 formed on the color filter, an alignment film 33 formed on the counter electrode 32, and a protruding pattern 40 and a plurality of columnar spacers 42 for alignment division protruding from the alignment film to the array substrate.
対向基板は、ガラス基板上に形成されたカラーフィルタ３０と、このカラーフィルタ上に形成された対向電極３２と、対向電極上に形成された配向膜３３と、配向膜からアレイ基板に向かって突出した配向分割用の突起パターン４０および複数の柱状スペーサ４２と、を有している。 - 特許庁 - To provide a shading correcting method and device in an imaging apparatus capable of accurately correcting color shading which is caused by crosstalk in a Bayer array, mismatch between a pixel and an optical axis of a microlens and does not become a concentric circular characteristic (nonconcentric circular) without losing color balance.
ベイヤ配列におけるクロストークや、画素とマイクロレンズの光軸とのミスマッチ等が原因で生じ、同心円状の特性とならない（非同心円状）色シェーディングを、色バランスを崩すようなことなく正確に補正することができる、撮像装置におけるシェーディング補正方法と装置を提供することが課題である。 - 特許庁 - The reference biomolecule array element, such as bio-chips, micro plates, micro beads overcomes the problem by arraying reference bio-molecules, comprising a chemical bonding group as a component having one or both of the light emission function and the light extinction function in a predetermined order.
光放出機能、光消失機能の何れか一方又は双方を有している化学結合基を構成部分としている基準バイオ分子を所定の順序にて配列したことに基づき、前記課題を達成することができるバイオチップ又はマイクロプレート、又はマイクロビーズなどの基準バイオ分子配列素子。 - 特許庁 - In a disk array device configured by using striping, a plurality of disk devices are actively operated in a multiple status in prefetch processing in response to a sequential read request, and not only the following addresses of the request data in a conventional manner but also addresses discontinuous with those addresses are obtained to prefetch the data of another disk device.
ストライピングを使用した構成のディスクアレイ装置において、シーケンシャルリードの要求に対するプリフェッチ処理につき、積極的に複数のディスク装置を多重で動作させて、従来行っていた要求データの後続アドレスに加え、これと非連続なアドレスであって別のディスク装置のデータをもプリフェッチするようにする。 - 特許庁 - Thereafter, sorting is performed by key items regarding one of the tabular format data, addresses indicating storage positions of record numbers of the other one of the tabular format data and the tabular format data are calculated by utilizing an array obtained in the process, and the joined tabular format data are displayed by utilizing the calculated address.
その後、一方の表形式データに関してキー項目にてソートし、その過程で得られる配列を利用して、他方の表形式データおよび一方の表形式データのレコード番号の格納位置を示すアドレスを算出し、算出されたアドレスを利用して、結合された表形式データを表示する。 - 特許庁 - The electric field measuring array sensor 101 includes a plurality of inter-output-conductor switches 107 for electrically connecting the output conductors of adjacent electric field detection sections 102 in order to output a composite signal obtained by composing signals from the output conductors 104 of the adjacent electric field detection sections 102.
そして、電界計測アレイセンサ１０１は、隣接する複数の電界検出部１０２の出力導体１０３からの信号を合成した合成信号を出力するために、隣接する複数の電界検出部１０２の出力導体を電気的に接続可能な出力導体間スイッチ１０７を複数備えている。 - 特許庁 - To connect a mounting electrode 2a, composed of Al and Al compounds for TFT array board with the IC electrode 6 composed of Al-Si-Cu, the conductive binder 8 comprising the conductive particle 8a composed of either particles of Ti or Ta, or particles of resin plate with Ti or Ta.
ＴＦＴアレイ基板のＡｌやＡｌ化合物からなる実装電極２ａとＡｌ−Ｓｉ−ＣｕからなるＩＣ電極６とを接続するために、ＴｉやＴａの粒子またはＴｉやＴａをメッキした樹脂粒子からなる導電性粒子８ａを含有した導電性接着材８を用いる。 - 特許庁 - In the area array type semiconductor element in which the semiconductor element, the wiring board 7 or the package 4 for the electronic part has a plurality of connecting bumps 73 arrayed in a specified pattern, the semiconductor element has the connecting bumps 73 formed of at least pairs of solder balls separated at pitches of 200 μm or less.
半導体素子、配線基板７又は電子部品用パッケージ４は、所定のパターンで配列された複数の接続バンプ７３を備えるエリアアレイ型の半導体素子であって、前記半導体素子は、２００μｍ以下のピッチで離間した少なくとも一対の、半田ボールで形成された接続バンプ７３を有している。 - 特許庁 - The package contains a flexible macromolecular film 32 having electronic circuits on its one or more main surfaces, a flip-chip integrated circuit 30 fixed to the first surface of the film 32 and having bumps, an array of solder balls 37 fixed to the second surface of the film 32, and devices sealed in a molded plastic material 38.
パッケージには、１つ以上の主表面上の電子回路を有するフレキシブル高分子材フィルム３２と、第１の表面に固着される、バンプのあるフリップ・チップ集積回路３０と、第２の表面に固着される半田ボール３７のアレイと、プラスティック成型材料３８中に封止される装置とが含まれている。 - 特許庁 - Taps are made at two points symmetrical to the position of the average resistor of the resistor array of this potential difference digital/ analog converter, then the output of the two taps are averaged to obtain the output of the converter, thus a stable converter output insensitive to the change of the resistance of the resistor of the resistor column is obtained.
電位差計式デジタル−アナログ変換器の前記抵抗列の平均抵抗の位置に対して対称の２つの点からタップを取り出し、その２つのタップの出力を平均して変換器の出力とすることにより、抵抗列の抵抗の抵抗値の変化に対して不感で安定した変換器出力を得るようにする。 - 特許庁 - In a signal processing part 31, an output image signal from a linear array camera which is arranged so as to be at 0°, 45° and -45° is shading-corrected, it is normalized and flattened in such a way that a normal part becomes a center density in the whole gradation, and it is converted into an image signal which indicates a relative change to the normal part.
信号処理部３１は０度，４５度，−４５度になるように配置されたリニアアレイカメラ２３からの出力画像信号をシェーディング補正して正常部が全階長の中心濃度になるように正規化して平坦化し、正常部に対する相対的な変化を示す画像信号に変換する。 - 特許庁 - A plurality of host adapters (upper interfaces) 1 to be connected with an host CPU, a plurality of disk adapters (interfaces on the side of the storage device) 2 to be connected with an array disk 5, and a cache memory 3 for temporary storage to be shared by these adapters, are installed attachably and detachably on a common bus 4 shared by these adapters and the cache memory.
上位ＣＰＵと接続される複数のホストアダプタ（上位側インタフェース）１と、アレイディスク５と接続される複数のディスクアダプタ（記憶装置側インタフェース）２と、これらのアダプタに共用される一時記憶用キャッシュメモリ３とは、これらアダプタ及びキャッシュメモリに共用されるコモンバス４上に挿抜自在に取り付けられる。 - 特許庁 - The liquid crystal display panel is provided with a first substrate such as a TFT array substrate and a second substrate such as a color filter substrate and is constructed together with a sealing material which is present on peripheral parts of the first and second substrates and surrounds a region where a liquid crystal layer is present on the outside of a display region, and fixes both the substrates.
ＴＦＴアレイ基板などの第１基板およびカラーフィルタ基板などの第２基板を備え、前記第１基板と第２基板の周縁部に前記表示領域の外側で前記液晶層の存在する領域を取り囲み、両基板を固定するシール材とからなる液晶表示パネル。 - 特許庁 - The phased array antenna has a feed circuit 100 comprising a line conductor 103 and a ground conductor 105 which are arranged in parallel to each other, the ground conductor 105 of the whole feed circuit 100 is constituted in one body, and a notched part 113 or uneven part is provided on the ground conductor 105 in an area of a phase shift line 112.
互いに平行に配置された線路導体１０３と接地導体１０５とからなる給電回路１００を有し、給電回路１００全体の接地導体１０５を一体に構成し、移相線路１１２領域の接地導体１０５上に切欠き部１１３あるいは凹凸部を設ける。 - 特許庁 - The signal line of the matrix array substrate consists of a lower layer wiring 31 of the signal line formed simultaneously with a drain electrode 32, and an upper layer wiring 51 of the signal line (auxiliary conductive layer) formed simultaneously with a pixel electrode 52, with the layers electrically connected to each other via a contact hole 41 for signal line upper and lower layers which penetrates through an insulating film 4 between the layers.
信号線は、ドレイン電極３２と同時に作成される信号線下層配線３１と、画素電極５２と同時に作成される信号線上層配線（補助導電層）５１とが、これらの間の絶縁膜４を貫く、信号線上下層間コンタクトホール４１を介して互いに導通されて成る。 - 特許庁 - Further, a switch 16 is inserted between the memory array 12 and a power source circuit 22, at the time of write-in, power source voltage is supplied to the memory arrays 12, 21 from the power source circuits 13, 22 respectively, at the time of read-out, power source voltage is supplied to the memory arrays 12, 21 from the power source circuit 22.
さらに、メモリアレイ１２と電源回路２２との間にスイッチ１６を挿入し、書き込み時には、メモリアレイ１２、２１がそれぞれ電源回路１３、２２から電源電圧の供給を受け、読出し時には、メモリアレイ１２、１３共に、電源回路２２から電源電圧の供給を受けるよう構成する。 - 特許庁 - In the planar array antenna 1 wherein 36 antenna elements 3 are placed two-dimensionally at a prescribed interval, the antenna elements 3 being interleaved antenna elements 4 the amplitude of a high frequency current applied to which is small are interleaved among the 36 antenna elements 3 to decrease the total number of the antenna elements to 32, that is, two to the fifth power.
３６個のアンテナ素子３を一定間隔で２次元に配置した平面アレイアンテナ１において、例えば３６個のアンテナ素子３のうち給電される高周波電流の振幅値が小さいアンテナ素子３を間引きアンテナ素子４として間引き、全体のアンテナ素子数を３２個、すなわち２の５乗個とする。 - 特許庁 - To provide an array antenna reception device where antenna elements are linearly arranged in the respective sides (sectors) of a polygon, directional patterns having gains in the direction of a desired signal are independently formed for respective sectors, the desired signal is received, interference by another user and a multi-path is suppressed and weighting/synthesis are executed among the sectors.
アンテナ素子を多角形の各辺（セクタ）に直線状に配置し、各セクタ毎独立に希望信号の方向に利得を有する指向性パターンを形成して希望信号を受信し、他ユーザやマルチパスによる干渉を抑圧し、セクタ間で重み付け合成を行うアレーアンテナ受信装置を提供する。 - 特許庁 - The columnar spacer 25 is not arranged at least at one point among the colored layers G and B, the colored layers R and G, or the colored layers B and R, on an array substrate 110 and the width between the colored layers where the columnar spacer 25 is not arranged is made narrower than the width between the colored layers where the columnar spacer is arranged.
アレイ基板１１０上の着色層Ｇ−Ｂ間、着色層Ｒ−Ｇ間又は着色層Ｂ−Ｒ間のうちの少なくとも１箇所に柱状スペーサ２５を配置せず、また柱状スペーサ２５を配置しない着色層間の幅を、柱状スペーサを配置した着色層間の幅よりも狭くするようにした。 - 特許庁 - Receiver arrays consisting of a plurality of receivers are orthogonally arranged on a floor, the transmission signal from the input and output equipment mounting a transmitter is received while successively switching the receivers of the receiver arrays, and the array position information of the receiver receivable with the lowest receiving sensitivity is taken as the position coordinate of the input and output equipment.
フロア上に複数の受信機からなる受信機アレイを直交して配置し、発信機を搭載した入出力機器からの発信信号を、受信機アレイの受信機を順次切り替えて受信し、最も低い受信感度で受信可能な受信機のアレイ位置情報を入出力機器の位置座標とする。 - 特許庁 - In the respective ridge parts 13, a central position in the width direction of the Au plating layer 14 is intentionally displaced to a central position in the width direction of its lower light emitting part 7, and the shear strain is applied to the respective light emitting parts 7 in a stage before mounting the semiconductor laser element array 8 on the sub-mount 6.
各リッジ部１３において、Ａｕメッキ層１４の幅方向の中心位置は、その下方の発光部７の幅方向の中心位置に対して意図的に変位され、半導体レーザ素子アレイ８をサブマウント６に実装する前の段階で各発光部７に剪断歪みが加わるようになっている。 - 特許庁 - The present invention includes a cell array 11a, a plurality of word lines WLi, a plurality of bit lines BLi, a plurality of switching circuits SWi for column selection whose end nodes are connected to the corresponding bit lines, respectively, and a leakage current compensating circuit 12 whose output node is connected to other ends of the switching circuits.
セルアレイ11aと、複数のワード線WLiと、複数のビット線BLiと、各ビット線に対応して設けられ、各一端ノードが対応するビット線へ接続されたカラムセレクト用の複数のスイッチング回路SWiと、スイッチング回路の他端ノードに共通に出力ノードが接続されたリーク電流補償回路12とを具備する。 - 特許庁 - This invention relates to a method for forming an array substrate for a liquid crystal display device to be manufactured in less masking processes, and relates to a method for forming a low resistance metallic film on the data wiring and source electrodes for lowering the resistance especially when the data wiring, the source electrodes, drain electrodes, and pixel electrodes are formed of transparent electrodes.
本発明は、少ないマスク工程で製作される液晶表示装置用アレー基板の形成方法に係り、特に、データ配線、ソース電極、ドレーン電極及び画素電極を透明電極で形成する場合、抵抗を低めるためにデータ配線及びソース電極に低抵抗金属膜を形成する方法に関する。 - 特許庁 - The invention relates to a compressed molding 1 composed of a crystalline thermoplastic polymer material, which is a compression oriented molding 1 whose molecular chains (crystal) M substantially orientate aslant an axis L of the molding or a plane including the axis and takes shape of radial array or parallel orientation in terms of cross section.
結晶性の熱可塑性高分子材料からなる圧縮された成形体１であって、分子鎖（結晶）Ｍが実質的に成形体の軸Ｌ又は該軸を含む面に向って斜めに配向し、横断面において放射状の配列形態又は平行な配向形態をとる圧縮配向成形体１とする。 - 特許庁 - The microlens array 210 includes a plurality of semicylindrical microlenses 211 arranged in parallel with each other and a plurality of grooves 212 which are formed on the microlenses 211 at fixed intervals along an extension direction of the microlenses 211 and are formed so as to extend in one direction non-parallel to the extension direction of the microlenses 211.
マイクロレンズアレイ２１０は、相互に平行に並設された複数の蒲鉾形状のマイクロレンズ２１１と、マイクロレンズ２１１の延在方向に沿って一定間隔毎にマイクロレンズ２１１上に形成され、マイクロレンズ２１１の延在方向に対して非平行な一方向に延びるように形成された複数の溝２１２を備えている。 - 特許庁 - To provide a phased-array antenna capable of performing accurate beam control by accurately calculating a current main beam direction even if the temperature changes during use, material characteristics of a variable dielectric-constant dielectric are varied by deterioration with the passage of time, or there is a hysteresis in the material characteristics of the variable dielectric-constant dielectric.
使用中に温度が変化したり経年劣化により可変誘電率誘電体の材料特性が変動する場合や、可変誘電率誘電体の材料特性にヒステリシスがある場合でも、現在のメインビーム方向を正確に算出し、よって、正確なビーム制御ができるフェーズドアレイアンテナを提供する。 - 特許庁 - A multiple loop detection section 141 detects the loop control statement for tracing structured type data that are the components of the list structure by analyzing a source program 2, and a multiple loop control statement comprising a loop control statement repeatedly defining and citing an array that is a member of the structured type data in the loop control statement.
多重ループ検出部１４１は、原始プログラム２を解析して、リスト構造の構成要素である構造型データをたどるループ制御文と、そのループ制御文内にある、構造型データのメンバである配列を繰り返し定義、引用するループ制御文からなる多重ループ制御文を検出する。 - 特許庁 - A ball grid array board mounting component 12 can be mounted on the printed board 10, and each of the electrode pads 20 arranged corresponding to the solder balls 16A constituting the external electrodes 16 of the board mounting component is provided with a conductor cut-out 22 as a recess into which part of the solder ball 16A enters.
プリント基板１０は、ボールグリッドアレイ型の基板実装部品１２が実装されるようになっており、該基板実装部品の外部電極１６を構成するはんだボール１６Ａに対応して配置された電極パッド２０には、それぞれはんだボール１６Ａの一部が入り込む凹部としての導体切抜部２２が形成されている。 - 特許庁 - A system on-chip integrated circuit 10 includes a logic array 15 that can be set, a processor 11, and memories 13, 14 adapted to store instructions for a mission function and instructions for a configuration load function used to load setting data to the integrated circuit via an input port on the integrated circuit from an external source.
システムオンチップ集積回路１０は、設定可能ロジックアレイ１５と、プロセッサ１１と、ミッション機能用の命令、外部ソースから集積回路上の入力ポートを介して集積回路上へ設定データをロードするのに用いる設定ロード機能用の命令の格納に適合したメモリ１３，１４とを備える。 - 特許庁 - The present LED array circuit includes an LED pair made up of a first LED 101 and a second LED 102 connected in parallel to the first LED 101 and an AC power source 100 for supplying an AC voltage to the LED pair, wherein the first LED 101 and the second LED 102 make connection oppositely directed to each other.
本ＬＥＤアレイ回路は、第１ＬＥＤ１０１とそれに並列連結された第２ＬＥＤ１０２から構成されたＬＥＤ対と；上記ＬＥＤ対に交流電圧を供給する交流電源１００を含み、上記第１ＬＥＤ１０１は上記第２ＬＥＤ１０２と互いに反対方向で連結されている。 - 特許庁 - Therefore, even if an active signal is inputted from a mode enable-mask signal line 118, since the mode enable-mask internal signal line 111 is masked, the program mode/ erase mode inputted from a mode selecting signal line 114 cannot be made active, unncessary stress for a memory cell array 104 can be eliminated.
これによりモードイネーブル信号線１１８からアクティブ信号が入力されてもモードイネーブルマスク内部信号線１１１がマスクされているためにモード選択信号線１１４から入力されるプログラムモード／イレーズモードをアクティブにできず、メモリセルアレイ１０４への不要なストレスを排除することができる。 - 特許庁 - The apparatus comprises a sensor system for detecting the intensity distribution of the projection radiation pattern and an alignment system, capable of controlling such that the position and/or orientation of at least one of the array of plural elements, the components of the projection system, and the illumination system is adjusted on the basis of the detection result.
装置は、投影放射パターンの強度分布を検出するセンサ・システム備え、その検出結果に基づいて複数のエレメントのアレイ、投影システムの構成要素及び照明システムのうちの少なくとも１つの位置及び／又は配向が調整されるように制御することができる位置決めシステムとを備える。 - 特許庁 - The pieces of the PGC information are of an original type and a user-definition type; and respective pieces of cell information of the PGC information of the user-definition type specify extracts as editing raw materials from partial sections in the AV data and their array order is reproduction order temporarily determined by video editing operation.
PGC情報には、オリジナルタイプのものとユーザ定義タイプのものとがあり、ユーザ定義タイプのPGC情報におけるそれぞれのセル情報は、AVデータ内の部分区間のうち編集素材として抜擢されたものを指定しており、その配列順序は、映像編集作業によって仮決めされた再生順序を示したものである。 - 特許庁 - To provide a technology which is advantageous from a financial and maintainable aspect for realizing the high density wiring of data signal wiring or power feeding wiring, and for flexibly facilitating countermeasures even to specification change or processing performance improvement by a backboard in a DKC mounting system which is different from a conventional manner in a disk array device.
ディスクアレイ装置において、従来とは別のＤＫＣ実装方式により、バックボードでデータ信号配線や給電配線の高密度配線が実現でき、また仕様変更や処理性能向上などに対しても柔軟に対応でき、また経済性及び保守性の面で有利となる技術を提供する。 - 特許庁 - Each solid-state imaging element 3 has a transfer electrode 15, to which a vertical transfer voltage is applied, and a plurality of energy-line shielding sections 17 comprising a metal or a metal silicide and fitted on the imaging regions 11 along each pixel array, except the pixel arrays arranged at both ends of the image-sensing regions 11.
各固体撮像素子３は、垂直転送電圧が印加される転送電極１５と、金属または金属シリサイドからなり、撮像領域１１の両端部に配置された画素列を除く各画素列に沿って撮像領域１１上に設けられた複数のエネルギー線遮蔽部１７とを有する。 - 特許庁 - To provide a game machine, in which rotary reels with different picture pattern arrays can be used corresponding to the game states, the rotary reel composed of a picture pattern array having characteristic corresponding to each of game states can be used, the range of the way of enjoying a game is expanded and the playability can be improved.
遊技状態に応じて、図柄配列が異なる回転リールを使用することができて、それぞれの遊技状態に対応した特徴のある図柄配列からなる回転リールを使用することができ、遊技としての楽しみ方の幅を拡大し、遊技性を向上させることができる遊技機を提供する。 - 特許庁 - A leg 5 is provided to a pair of the opposed sides 4a of a cover 3 respectively, the legs 5 are each made to abut against grounding terminal electrodes 8, at least two projections 9 are provided in an array to each of the legs 5 protruding inwardly, and the grounding terminal electrode 8 is pinched between the two projections 9 by the sides.
カバー３の対向する一対の側面４ａに設けられた脚部５をアース端子電極８と当接させるとともに、それぞれの脚部５には内方に向かって突出した少なくとも二つの突起部９を並設して、この二つの突起部９でアース端子電極８を側方から挟み込む構成とした。 - 特許庁 - An array substrate has wiring and circuit elements formed by a polysilicon process on a transparent substrate of glass etc., wherein an analog video signal supply section 11 and an analog video signal supply part 12 are arranged point-symmetrically, and a scan line driving part 21 and a scan line driving part 22 are also arranged point-symmetrically.
ガラスなどの透明な基板上に、ポリシリコンプロセスにより配線や回路素子を形成したアレイ基板において、アナログ映像信号供給部１１とアナログ映像信号供給部１２の配置を点対称とし、併せて走査線駆動部２１と走査線駆動部２２の配置も点対称とした構成とする。 - 特許庁 - To provide an ultrasonic flaw detector using a phased-array ultrasonic flaw detection probe and a flaw detection method for performing flaw detection of high detection sensitivity, by preventing positional difference in focusing, between a transmission period and a reception period, where a transmitting position and a receiving position are shifted with a probe caused to scan.
探触子が走査されて送信位置と受信位置とが移動する場合において、送信時と受信時との焦点のズレを防止して、検出感度の高い探傷を行うことができるフェーズドアレイ超音波探傷探触子を用いる超音波探傷装置および探傷方法を提供すること。 - 特許庁 - A TFT array inspecting device 1 is equipped with a TFT drive digital circuit portion 3, which outputs digital serial data of a TFT drive pattern outside the prover 2 and a plurality of TFT drive analog circuit portions 4 which output analog inspection signals of the TFT drive patterns inside the prober 2, and both the circuits are connected by serial communication 20.
ＴＦＴアレイ検査装置１は、ＴＦＴ駆動パターンのデジタルシリアルデータを出力するＴＦＴ駆動デジタル回路部３をプローバ２の外部に備え、ＴＦＴ駆動パターンのアナログ検査信号を出力する複数のＴＦＴ駆動アナログ回路部４をプローバ２の内部に備え、両回路間をシリアル通信２０で接続する。 - 特許庁 - Dots 104 are formed sequentially in the main scanning direction of a dot array 103 by moving a matrix head 102 arranged with nozzles 101 ejecting a writing material for forming a dot relatively to an matter to be drawn in the main scanning direction thus writing a plurality of dot arrays 103 composed of the dots 104.
ドットを形成する描画用材料を吐出するノズル１０１がマトリクス状に配置されたマトリクスヘッド１０２を、被描画物に対して主走査方向に相対的に移動することにより、ドットアレイ１０３の主走査方向にドット１０４を順次形成し、ドット１０４により構成される複数のドットアレイ１０３を描画する。 - 特許庁 - Transistor elements Tr corresponding to each of the plurality of pixels PX are formed in a plurality of element formation regions 401, separated from one another by non-element formation regions 425, out of an image circuit formation region 10b overlapping with the image display region 10a on a TFT array substrate 10.
ＴＦＴアレイ基板１０上における画像表示領域１０ａに重なる画素回路形成領域１０ｂのうち非素子形成領域４２５によって互いに隔てられた複数の素子形成領域４０１領域に、複数の画素ＰＸの夫々に対応するトランジスタ素子Ｔｒが形成されている。 - 特許庁 - Next, the front projection data is processed by taking an imaging technique (23) and the physical configuration of the X-ray source and the detector array into consideration, the processed projection data is then processed by a reconfiguration modeling routine to be reversely projected, and representation obtained by reconstructing the heart model is formed as a time function.
次いで、前方投影データは、撮像技法（２３）、Ｘ線源及び検出器アレイの物理的構成を考慮に入れて処理され、次いで、処理後の投影データは再構成モデル化ルーチンによって処理され逆投影されて、心臓のモデルの再構成された表現を時間の関数として形成する。 - 特許庁 - A disk array device 100 includes a disk device 120 having a hard disk 121; a magnetic tape device 140 having a magnetic tape 143 to which data is written for backing up the data; and a control unit 110 which writes and reads the data between the disk device 120 and the magnetic tape device 140.
ディスクアレイ装置１００は、ハードディスク１２１を備えたディスク装置１２０と、データをバックアップするためのデータ書き込み先である磁気テープ１４３を備えた磁気テープ装置１４０と、ディスク装置１２０と磁気テープ装置１４０との間での前記データの書き込み及び読み出し処理を行う制御部１１０とを備える。 - 特許庁 - The projection system comprises decreasing the etendue of a light source by providing a portion of the light source with a reflection mirror and subjecting a partial surface of a valve of the light source to reflection coating and branching the beam emitted from the light source by a wavelength, then scrolling the branched beams by a spiral cylinder lens array.
光源の一部に反射鏡を設けたり、光源のバルブの一部面に反射コーティングを行うことによって光源のエテンデューを減らし、光源から照射されたビームを波長によって分岐させ、分岐されたビームをスパイラルシリンダーレンズアレイによりスクロールさせることを特徴とするプロジェクションシステム。 - 特許庁 - The plurality of probes include: a plurality of first probes whose each part of the needle tip domain is arranged on the tip side of the support, and which are received by each slit formed on a slit bar extending in the array direction of the probes, at intervals in the longitudinal direction of the slit bar; and second probes arranged respectively between adjacent first probes.
複数のプローブは、それぞれが針先領域の一部が支持体の先端側に配置されて前記プローブの配列方向へ延びるスリットバーに該スリットバーの長手方向に間隔をおいたスリットに受け入れられた複数の第１のプローブと、隣り合う第１のプローブの間のそれぞれに配置された第２のプローブとを含む。 - 特許庁 - The magnetoresistance RAM comprises a plurality of P-N diodes formed in a plurality of N^+-type regions in a semiconductor substrate, a barrier conductive layer, the MTJ and the word line laminated on a P-type impurity region to an MRAM cell array so that one end of the N^+-type region is coupled to a bit line, and the other end is connected to the cell plate via a diode.
半導体基板内の複数のＮ＋領域に複数のＰ−Ｎダイオードを形成し、Ｐ型不純物領域の上に、バリヤー導電層、ＭＴＪ、及びワードラインを積層してＭＲＡＭセルアレイとし、Ｎ＋領域の一端はビットラインと連結し、他端はダイオードを介してセルプレートと接続する。 - 特許庁 - Each sensor in a photosensor array 30 is provided with active areas (34a, 36a, 38a, 40a, etc.) which detect the amount of incident light and output a corresponding signal thereto; and supporting hardwares (34s, 36s, 38s, 40s, etc.) which are adjacent to the active areas, in predetermined directions and process the signals output from the active areas.
フォトセンサアレイ３０中の各センサは、入射した光の量を検出し、それに対応する信号を出力するアクティブエリア（３４ａ、３６ａ、３８ａ、４０ａ等）と、アクティブエリアに対して所定の方向で隣接し、アクティブエリアから出力される信号を処理する支持ハードウエア（３４ｓ、３６ｓ、３８ｓ、４０ｓ等）とを有する。 - 特許庁 - The sensor pressing part 24 easily makes a seesaw movement on the fulcrum member 41 as a fulcrum by rotating on an axis along the length of the keys due to a shift in pressing position in a key array direction at the end of the pressing operation of the white key 21, and a force corresponding to the pressing position is transmitted to the pressure sensors 42L and 42R.
白鍵２１の押下操作終了状態時における押圧位置の鍵並び方向への変化によって、センサ押圧部２４が、支点部材４１を支点として鍵長手方向に沿う軸を中心に回転する方向にシーソー運動しやすく、押圧位置に応じた力が、感圧センサ４２Ｌ、４２Ｒに伝わる。 - 特許庁 - The biometrics authentication apparatus 1 includes a light source 10, a detection part 11a, a transmittance distribution filter 11, a microlens array 12, a near-infrared ray transmitting filter 13, an imaging device 14, an image processing part 15, a pattern holding part 16, an authentication part 17, a light source driving part 181, an imaging device driving part 182 and a control part 19.
生体認証装置１は、光源１０と、検知部１１ａと、透過率分布フィルタ１１と、マイクロレンズアレイ１２と、近赤外光透過フィルタ１３と、撮像素子１４と、画像処理部１５と、パターン保持部１６と、認証部１７と、光源駆動部１８１と、撮像素子駆動部１８２と、制御部１９とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
