「array」を含む例文一覧(31490)
＜前へ 1 2 .... 588 589 590 591 592 593 594 595 596 .... 629 630 次へ＞- The phased array antenna assembly 1 not only performs spatial power supplying of high-frequency signals transmitted by beam steering, but also supplies the passive phase shifter panel 70 with phase information on each phase shifter unit required for beam steering, and power supply power for driving each phase shifter by spatial power supply.
このフェーズドアレイアンテナ装置１は、ビームステアリングして送信される高周波信号を空間給電するだけでなく、ビームステアリングに必要な各移相ユニット毎の位相情報と、各移相器を駆動する電源電力までも空間給電によりパッシブ移相器パネル７０に供給する。 - 特許庁 - The piezoelectric vibrator PE is constituted by forming an electrode layer 2 having anisotropic conductive characteristics or an electrode array 2 comprising a lot of minute electrodes 22 on at least one surface of a piezoelectric vibrating member 1, which is formed into a plate shape or constituted by two-dimensionally arraying a plurality of micro vibrators 10.
圧電振動子ＰＥは、板状に形成するか、または微小振動体１０を複数個、２次元状に配列した圧電振動部材１の少なくとも片面に、異方導電特性を有する電極層２、もしくは多数の微細な電極２２からなる電極アレイ２を形成した。 - 特許庁 - The liquid crystal display panel includes: an array substrate having a plurality of pixel electrodes 34 and a first vertical alignment film; a counter substrate having a counter electrode 41 and a second vertical alignment film; a negative type liquid crystal layer; and a regulation section for regulating alignment of liquid crystal molecules of the liquid crystal layer.
液晶表示パネルは、複数の画素電極３４及び第１垂直配向膜を具備したアレイ基板と、対向電極４１及び第２垂直配向膜を有した対向基板と、ネガ型の液晶層と、液晶層の液晶分子の配向を規制する規制部と、を備えている。 - 特許庁 - An address mapping table 103 where mapping information of logical addresses as the disk array after addition and physical addresses of individual disk devices are to be stored is generated, and mapping of logical addresses and physical addresses used before addition of the disk device is stored in the address mapping table 103.
次いで、追加後のディスクアレイとしての論理アドレスと各ディスク装置毎の物理アドレスのマッピング情報を格納するアドレスマッピングテーブル１０３を作成し、ディスク装置追加前に使用されていた論理アドレスと物理アドレスのマッピングをアドレスマッピングテーブル１０３に格納する。 - 特許庁 - The memory cell array is provided with a core selecting means selecting the arbitrary number of cores to perform write-in/erasion of data, thereby the data are written in the selected memory cell in a core selected based on a write-in command, and data erasion of a selected block in a selected core is performed based on an erasion command.
データ書き込み／消去を行うために任意個数のコアを選択するコア選択手段を備え、書込みコマンドに基づいて選択されたコア内の選択されたメモリセルにデータ書き込みを行い、消去コマンドに基づいて選択されたコア内の選択されたブロックのデータ消去を行う。 - 特許庁 - The low-pass filter array includes a filter circuit F1 including a signal-side coil 2 and a ground-side coil 3; and a filter circuit F2 including a signal side coil 4 and a ground side coil 5, and the center axes of the ground side coils 3, 5 are respectively located inwardly, with respect to the center axes of the signal side coils 2, 4.
この低域通過フィルタアレイは、信号側コイル２とグランド側コイル３を含むフィルタ回路Ｆ１と、信号側コイル４とグランド側コイル５を含むフィルタ回路Ｆ２とを備え、グランド側コイル３，５の中心軸を信号側コイル２，４の中心軸の内側に配置したものである。 - 特許庁 - An ejection opening array 60 comprises a first ejection opening group 50 consisting of eight ejection openings 25 on each side (total sixteen ejection openings) including an end ejection opening 25', and a second ejection opening group 51 consisting of the remaining ejection openings 25 located at the intermediate part between respective first ejection opening groups 50.
吐出口列６０は、末端吐出口２５´を含む８個の吐出口２５（両側で計１６個）からなる第１の吐出口群５０と、各第１の吐出口群５０の間の中間部に位置する残りの吐出口２５からなる第２の吐出口群５１よりなる。 - 特許庁 - To enable the enhancement of the visual recognizability and the game potentialities of the display images and the displaying of large demonstration images or the like with optional designs without lowering the degree of freedom in the designing of the number of array nails or the like within the playing area and moreover, enable the informing of the players of the win or loss in an easily understandable fasion.
遊技領域内の配置釘数等の設計の自由度を下げずに、表示画像の視認性やゲーム性を高め、また任意の図案で大きなデモ図柄画像等を表示可能とし、更に大当たりか外れかを遊技者に分かりやすく報知可能とする。 - 特許庁 - To provide a luminescent element, which is excellent in luminescent brightness and luminous efficiency, durability, has low manufacturing cost, can be made in a large screen, and so can be effectively utilized as surface light source such as full-color display, backlight, illumination light source or the like, and a light source array or the like such as a printer, and its manufacturing method.
発光輝度、発光効率及び耐久性に優れ、製造コストが低く、且つ大面積化が可能であるためにフルカラーディスプレイ、バックライト、照明光源等の面光源、プリンター等の光源アレイ等に有効に利用できる発光素子、並びにその製造方法を提供する。 - 特許庁 - Furthermore, it is judged that a suppressing treatment of voices in a specific direction has been set up or not (S111), when it is found that the suppressing treatment of the voices has been set up, the outputs of the delay units of the microphone array unit are subtracted and compounded, and the voices sounding from the specific direction are suppressed and output to the voice memory (S113).
さらに、特定方向音声の抑圧処理を設定済みであるか否かを判断し（Ｓ１１１）、設定済みである場合には、マイクロホンアレー部の各遅延器の出力を減算合成して、特定方向を抑圧処理した音声を音声メモリに出力させる（Ｓ１１３）。 - 特許庁 - This device is provided with a bit line selecting means making bit lines corresponding to a memory element reading out stored contents from plural bit lines constituting a memory element array a selection state and a bit line grounding means grounding selectively a bit line being adjacent to a bit line selected by this bit line selecting means.
メモリ素子アレイを構成する複数のビット線から記憶内容を読み出すべきメモリ素子に対応するビット線を選択状態するビット線選択手段と、このビット線選択手段が選択したビット線に隣接するビット線を選択的に接地するビット線接地手段とを備えた。 - 特許庁 - The tourism industry, which has a huge array of supporting industries, is a comprehensive industry that is conceptually related to all industries. It includes not only the travel, lodging and transportation industries, but also the retail (including restaurant and souvenir sales businesses), amusement and advertising industries, as well as the agriculture, forestry and fisheries, manufacturing and construction industries.
観光産業は、概念的には旅行業、宿泊業、運輸業にとどまらず、飲食業、みやげ物販売を含む小売業、アミューズメント業、広告業、さらには農林水産業、製造業、建設業等あらゆる産業に関係する裾野の広い総合産業である。 - 経済産業省 - A write-protect control circuit stores a starting block address and an ending block address in the write region of the non-volatile memory array and selectively activates the write enable signal, in accordance with whether an external address has escaped from the write address region between the starting and ending block addresses.
書き込み防止制御回路は、不揮発性メモリアレイの書き込み領域の始まりブロックアドレスと終了ブロックアドレスを貯蔵し、外部アドレスが始まりブロックアドレスと終了ブロックアドレスとの間の書き込みアドレス領域を脱したか否かに従って、書き込みイネーブル信号を選択的に活性化させる。 - 特許庁 - A seal material 52a is cured by selectively irradiating an uncured seal material 52a with infrared rays L1, and a first large substrate 210 including a TFT array substrate 10 and a second large substrate 220 including a counter substrate 20 are stuck to each other by the cured seal material 52 (forth process).
未硬化のシール材５２ａに選択的に赤外線Ｌ１を照射することによってシール材５２ａを硬化させ、硬化したシール材５２によってＴＦＴアレイ基板１０を含む第１大型基板２１０と、対向基板２０を含む第２大型基板２２０を相互に接着する（第４工程）。 - 特許庁 - When defect detection is performed by measuring a standby current without limiting to an IDDQ test, and influence of the off-leak can be reduced even if a memory cell array having much off-leak coexists by turning off the switch for supplying and cutting off a power source by a test signal ITEST.
ＩＤＤＱテストに限らず、スタンバイ電流を測定して不良検出する際に、テスト信号ＩＴＥＳＴにより上述の電源供給遮断用スイッチをオフにすれば、オフ・リークが多いメモリセル・アレイが混在していても、該オフ・リークの影響を低減することができる。 - 特許庁 - To reduce the coupling loss between each optical waveguide of an optical waveguide structure and each optical fiber of an optical fiber array even if the position of the axis of a receiving side optical waveguide and the position of the axis of a transmitting side optical waveguide are shifted so as not to form steps on the surface.
表面に段差ができないように受信側光導波路の中心軸の位置と送信側光導波路の中心軸の位置とがずれていても、光導波路構造体の各光導波路と光ファイバアレイの各光ファイバとの間の結合損失を低減できるようにする。 - 特許庁 - To ensure sufficient bonding strength while employing a quick thermosetting adhesive where thermosetting progresses in a several seconds when the reinforcing plate of TAB(tape automated bonding) tape and the heat dissipation plate of a semiconductor chip are bonded to manufacture a BGA(ball grid array) integrated circuit package.
ＢＧＡ型集積回路パッケージを製造するためＴＡＢテープの補強板と半導体チップの放熱板とを接着するにあたり、数秒で硬化が進行する急速硬化型の熱硬化性接着剤を用いながらも充分な接着強度を得ることを目的とする。 - 特許庁 - An emission area of each light emitting part of a surface emitting laser array includes: a first semiconductor surface structure area 116B including a center part with a relatively high reflection rate; and a second semiconductor surface structure area 116A with a relatively low reflection rate when viewed from a z-axis direction.
面発光レーザアレイの各発光部は、ｚ軸方向からみたとき、射出領域が、中心部を含み相対的に反射率が高い第１半導体表面構造体領域１１６Ｂと、相対的に反射率の低い第２半導体表面構造体領域１１６Ａとを有している。 - 特許庁 - To provide a multi-frequency common antenna assembly which can be used in common for a plurality of frequencies, arrangement of an array antenna constituting the multifrequency common antenna assembly, and an arrival direction estimating device, capable of measuring arrival directions of arrival waves of a plurality of frequencies with a single device.
複数の周波数に対して共用することができる多周波共用アンテナ装置、多周波共用アンテナ装置を構成するアレーアンテナの配置、また、複数の周波数の到来波の到来方向を一つの装置で測定することができる到来方向推定装置を提供すること。 - 特許庁 - To improve the performance of read/write processing of a disk array device by reducing the application ratios of control devices and resources to be used for the generation and writing of new parity data and allocating the control devices and the resources to the read/write processing, based on requests from a host computer.
本発明は、新パリティデータの生成及び新パリティデータの書き込み処理に使用される制御装置及び資源の使用率を軽減し、ホストコンピュータからの要求に基づく読み込み／書き込み処理に充てることでディスクアレイ装置の読み込み／書き込み処理の性能を向上させる。 - 特許庁 - A semiconductor random access memory device with the characteristics of having the matrix of memory cells (C11) that includes the first MIS element (QW11), the drain (3) or the source (4) of the first MIS element (QW11) and the second MIS element (QR11) formed above the first MIS element (QW11), gate input capacity information storage capacitor (CS11) for the second MIS element (QW11). In the matrix of the memory array, the drain of the said first MIS element (QW11) electrically connected to the drain of the second MIS element (QW11), … connecting so that the data line (D1) orthogonally to sense (S1) and word (W1) lines of the each memory cell of the array.
第１のMIS素子（Qｗ11）と、第１のMIS素子（Qｗ11）のソース及びドレインのいずれか一方の領域をゲートとして用いて前記第１のMIS素子（Qｗ11）の上に積み重ね形成された第２のMIS素子（QR11）と、この第２のMIS素子（QR11）のゲート入力容量である情報蓄積用のキャパシタ（Cｓ11）とを有したメモリセル（C11）をマトリックス状に配列したメモリアレイにおいて前記第１のMIS素子（Qｗ11）のドレインを第２のMIS素子（QＲ11）のドレインと電気的に結合して、……、データ線（D1）をメモリアレイの各メモリセル間にセンス線（S1）及びワード線（W1）に直交するように配線することを特徴とする半導体ランダムアクセスメモリ装置。 - 特許庁 - Digital/analog converters 12 convert orthogonal digital base band signals I/Q from a gate array 11 into analog signals, an orthogonal modulation circuit 13 applies orthogonal modulation to the analog signals, a frequency conversion circuit 16 applies frequency conversion to the modulated signal, a high frequency amplifier 17 amplifies the frequency-converted signal and an antenna 18 transmits the amplified signal.
ゲートアレイ１１からの直交デジタルベースバンド信号Ｉ／ＱをＤ／Ａ変換回路１２でアナログ変換し、直交変調回路１３で直交変調し、その変調信号を周波数変換回路１６で高周波変調信号に周波数変換し、高周波増幅器１７で増幅してアンテナ１８から送信する。 - 特許庁 - The thin film transistor array substrate has a gate line 32 which is formed on a substrate, a data line 34 crossing the gate line 32, and a thin film transistor 36 with a drain electrode 42 which is superposed on the gate line 32 wherein the data line 34 is also used as a source electrode 40.
本発明に係る薄膜トランジスタアレイ基板は、基板上に形成されたゲートライン３２と、前記ゲートライン３２と交差するデータライン３４と、前記データライン３４がソース電極４０に利用されてゲートライン３２と重畳されるドレイン電極４２を持つ薄膜トランジスタ３６とを具備することを特徴とする。 - 特許庁 - A working pin control device 3 properly controls working range, working time and working frequency of the pin array, and generates working range flowing or staying operation corresponding to the flight information and the operation information in the information presenting surface 2, and this operation is transmitted to the pilot through the cutaneous sensation.
作用ピン制御装置３によってピンアレイの作用領域、作用時間または作用周波数等が好適に制御されて情報呈示面２に飛行情報および操作情報に対応する作用領域の流れ又は淀みの動作が生成され、その動作が皮膚感覚を介して操縦者に伝わる。 - 特許庁 - An array machine composed of a conveying means for longitudinally conveying medicines 1 such as ampoules in their longitudinal direction, and an auxiliary conveying means 40 formed therein a cutout 43 through which the medicines are dropped from the conveying path thereof onto a predetermined arraying position.
アンプル等の薬剤１をその長手方向に搬送する搬送手段３０と、薬剤１をその搬送経路から所定の整列位置に向けて脱落させる欠落部４３が形成された搬送補助手段４０とを備えた薬剤整列機であって、欠落部４３の幅が薬剤１の全長より短く且つその半分より長い。 - 特許庁 - The solar cell array 1 includes a solar cell module 10, a rack 20 supporting the solar cell module 10, and a hydrophobic component 10a, 10b which are located at least a part of a route from the edge of light receiving surface of the solar cell module 10 to the surface of the frame 20.
太陽電池モジュール１０と、この太陽電池モジュール１０を支持する架台２０と、太陽電池モジュール１０の受光面の端部から架台２０の表面にかけた経路の少なくとも一部に設けられた疎水性部材１０ａ，１０ｂとを備えることを特徴とする太陽電池アレイ１とする。 - 特許庁 - An array substrate 1 having pixel electrodes on a transparent insulating substrate 4 and a color filter substrate 2 having color filter layers 12 on a transparent insulating substrate 11 are arranged opposite each other across a liquid crystal layer 3, and have a reflection region A for reflective display and a transmission region B for transmissive display in one pixel.
透明絶縁基板４上に画素電極を有するアレイ基板１と、透明絶縁基板１１上にカラーフィルタ層１２を有するカラーフィルタ基板２とが液晶層３を介して対向配置されるとともに、一画素内に反射表示を行う反射領域Ａと透過表示を行う透過領域Ｂとを有する。 - 特許庁 - A semiconductor integrated circuit device is composed of memory cell array regions 101 which are arranged in parallel along lateral long sides, two pad regions 102 which are provided with pads disposed in rows and each arranged near short sides, and a peripheral circuit element region 103 located between the two pad regions 102.
左右両長辺寄りに並行に配置したメモリセルアレイ領域１０１と、この二つのメモリセルアレイ領域１０１の中央部で、且つ上下各短辺側に複数列のパッドを設けた二つのパッド領域１０２と、この二つのパッド領域１０２の中間に配置した周辺回路素子領域１０３とを構成する。 - 特許庁 - The method of making a micro corner cube array 10 comprises a step of preparing a single crystal substrate 1, 4 which consists of cubic single crystals and has a surface substantially parallel to {111} planes of the crystals; and a step of etching the surface of the single crystal substrate 1, 4 anisotropically.
マイクロコーナーキューブアレイ１０は、立方晶系の結晶からなる単結晶基板１，４であって結晶の｛１１１｝面と実質的に平行な表面を有する単結晶基板１，４を用意する工程と、この単結晶基板１，４の表面に対して異方性エッチング処理を行なう工程とによって作製される。 - 特許庁 - In this non-volatile semiconductor memory, a constant current circuit C0 is arranged in parallel to a NMOS diode N5 converting the detected current of an array cell side into voltage, and a constant current circuit C1 is arranged in parallel to a NMOS diode N6 converting the detected current of a reference cell side into voltage.
本発明の不揮発性半導体記憶装置では、アレイセル側の検出電流を電圧に変換するＮＭＯＳダイオードＮ５と並列に定電流回路Ｃ０を配置し、リファレンスセル側の検出電流を電圧に変換するＮＭＯＳダイオードＮ６と並列に定電流回路Ｃ１を配置する。 - 特許庁 - This method for programming an array having plural memory cells comprises a step in which an already programmed state or an un- programmed state of a cell is verified for each programmed cell, and a step in which a flag is attached to an un-programmed and verified cell in one step out of verification steps after an already programmed state is verified.
複数のメモリセルを有するアレイをプログラミングする方法は、プログラムするセルごとに、セルのプログラム済状態または未プログラム状態について検証するステップと、以前プログラム済と検証された後、検証ステップのうちの１つの間に、未プログラムと検証されたセルにフラグを付けるステップとを含む。 - 特許庁 - The focus detector divides a sensor array 3 into one or a plurality of blocks by a block division part 4, on the basis of the focal distance of a photographing lens 1, and calculates one defocusing amount indicating a focus adjustment state of the photographic lens, by the defocusing amount found for each block in a focus detection calculating part 5.
撮影レンズ１の焦点距離に基づいて、ブロック分割部４によりセンサーアレイ３を１つまたは複数のブロックに分割し、焦点検出演算部５において、そのブロックごとに求められたデフォーカス量により、撮影レンズ１の焦点調節状態を示す一つのデフォーカス量を演算する。 - 特許庁 - Consequently, both reflective mode characteristics and transmissive mode characteristics are improved by coating the pixel electrode layer and the reflection layer with the inner polarizing layer having small thickness corresponding to the reflection region and large thickness corresponding to the transmission region while fabricating the polarizers with the coating method during the manufacturing process of the array substrate and the color filter substrate.
これによって、偏光子をアレイ基板及びカラーフィルター基板の製造工程のうち、コーティング方式に制作しながら、反射領域に対応しては薄い厚さを、透過領域に対応しては厚い厚さのインナー偏光子層をコーティングすることで、反射モードの特性と透過モードの特性を全部向上させることができる。 - 特許庁 - The liquid crystal display includes contact hole parts on a gate line driving circuit and includes the light-shielding layer formed with a metal material on the color filter substrate, wherein an insulating film is formed to cover the light-shielding layer of the color filter substrate in an area facing the contact hole parts on the array substrate.
ゲート線駆動回路にコンタクトホール部を有し、カラーフィルタ基板に金属材料により形成された遮光層を有する液晶表示装置において、アレイ基板上のコンタクトホール部に対向する領域において、カラーフィルタ基板の遮光層を覆って絶縁膜を形成することを特徴とする。 - 特許庁 - An opening 14 which can transmit a beam of light parallel with the light to be detected is formed in a position adjacent of the array 11 in the package 13.
本発明の光検出器１は、受光素子アレイ１１と、その受光素子アレイ１１を実装したパッケージ１３と、受光素子の受光面に被検出光を入射させる透光窓１２とを有し、パッケージ１３の受光素子に隣接する位置に、被検出光に略平行な光線の透過を可能にする開口１４を設けた。 - 特許庁 - The method for transmitting digital data comprises a process for dividing a coherent optical carrier having subcarriers into a plurality of optical carriers coherent all together, a process for generating an array of phase shifts corresponding to each of the plurality of the optical carriers coherent all together, and a process for interfering the plurality of the optical carriers with each other.
デジタル・データを伝送するための方法が、サブキャリアを有するコヒーレントの光キャリアを共にコヒーレントの複数の光キャリアへと分割する工程、共にコヒーレントの複数の光キャリアの各々に対応する位相シフトの配列を作成する工程、およびその後、共にコヒーレントの複数の光キャリアを干渉させる工程を含む。 - 特許庁 - The array substrate includes a base substrate 100, a plurality of pixel electrodes, a plurality of first conductive lines (gate lines 110), a plurality of second conductive lines (data lines 140), and semiconductor patterns 130 interposed between the first conductive lines and the second conductive lines at crossing parts of the first and second conductive lines.
ベース基板１００、多数の画素電極、多数の第１導電配線（ゲート線１１０）、多数の第２導電配線（データ線１４０）、第１導電配線と第２導電配線の交差部において第１導電配線と第２導電配線の間に介在される半導体パターン１３０を含むことを特徴とする。 - 特許庁 - A laminated chip inductor array 1 is composed of chip bodies 5 of multilayered structure each composed of magnetic ferrite layers 2 and internal electrodes 3, which are alternately laminated and external electrodes 6 which are arranged so as to be electrically connected to the internal electrodes 3 located at each end of the chip bodies 5 through the intermediary of a leading electrode 4.
積層型チップインダクタアレイ１は、磁性フェライト層２および内部電極３とが交互に積層された多層構造のチップ体５と、このチップ体５の両端部に内部電極３と引出し電極４を介して電気的に導通するように配置した外部電極６とから構成される。 - 特許庁 - An imaging apparatus comprises a substrate, an array of a plurality of recording elements, a drive section arranged on the substrate and driving each recording element selectively, and a preheating means for generating heat previously at a specified position in correspondence with heat being generated as the recording element is driven.
基盤と、該基盤上に配列され、複数の記録素子が形成された記録素子アレイと、前記基盤上に配列され、前記各記録素子を選択的に駆動する駆動部と、前記記録素子の駆動に伴って発生させられる熱に対応させて、所定の箇所にあらかじめ熱を発生させる予熱手段とを有する。 - 特許庁 - A array substrate 2 is provided with a TFT 10 arranged for each pixel; a scanning signal wiring 11 connected with the TFT 10, a video signal wiring 12, and a pixel electrode 13; a counter electrode 14 opposing the pixel electrode 13; and common signal wiring 15 electrically connected with the counter electrode 14.
アレイ基板２には、一画素毎に設けられたＴＦＴ１０と、ＴＦＴ１０に接続された走査信号配線１１、映像信号配線１２、および画素電極１３と、画素電極１３に対向する対向電極１４と、対向電極１４に電気的に接続された共通信号配線１５とが設けられている。 - 特許庁 - Five stages of distributors 11 having a 2-distribution function are repeated for the antenna configuration to provide a feeding circuit configuration of the parallel feeding system capable of distributing and supplying the high frequency current to the antenna elements of 2^5 sets thereby realizing the planer array antenna with a broadband input impedance characteristic.
このアンテナ構成に２分配機能を有する分配器１１を５段繰り返し、２の５乗個のアンテナ素子３に高周波電流を分配、供給することのできる並列給電方式の給電回路構成を備えることによって、広帯域な入力インピーダンス特性を有する平面アレイアンテナを実現することができる。 - 特許庁 - A polarization azimuth angle compensation layer 36 prevents light leakage by making polarization planes of incident beams of respective bearings and respective polar angles be parallel to the absorption axis of an emission side polarizing plate 37 and heightens an extinction ratio even when the diffraction phenomenon is caused by the microlens array 40 and a TFT wiring pattern 46.
偏光方位角補償層３６は、マイクロレンズアレイ４０及びＴＦＴ配線パターン４６とによって回折現象が生じても、各方位及び各極角の入射光線の偏光面を出射側偏光板３７の吸収軸と平行にすることで光漏れを防ぎ、消光比を高める。 - 特許庁 - By constituting the memory with at least two groups of fuse sets 11, 12 sharing one master fuse 13, any restriction is not imposed on a relieving region of a memory array for one fuse set 12 even when on redundancy element is used for replacement using the other fuse set 11.
少なくとも２組のフューズセット１１，１２に対して１個のマスターフューズ１３を共有させて構成することで、前記一方のフューズセット１１を用いて一つのリダンダンシーエレメントを置き換えに用いる際にも、他方のフューズセット１２に対するメモリアレイの救済領域に何らの制限も受けないように構成される。 - 特許庁 - To provide a printed image: where the image may be in the form of array of magnetically aligned platelets or flakes that may be uniform in shape and size; and where the flakes are arranged in a particular manner to form optically illusive images useful as security devices, or useful in beam steering applications.
画像が、形状およびサイズにおいて均一であることができる、磁気的に整列されたプレートレットまたはフレークのアレイの形態であることができ、フレークが、安全デバイスとして有用な、またはビーム・ステアリング適用で有用な光学錯覚画像を形成するような特定の方法で整列された印刷された画像を開示すること。 - 特許庁 - The surface of the inkjet head 10 is provided with a plurality of nearly strip surface electrodes 39 in arrays, and respective head terminals 45 are arranged in a staggered manner in one array direction of the surface electrodes 39 being alternatively positioned closer to one end and closer to the other end in the longitudinal direction of the surface electrodes 39.
インクジェットヘッド１０の表面上に、列をなして略帯状の複数の表面電極３９が設けられ、各ヘッド端子４５が、表面電極３９の１つの列方向において交互に、表面電極３９の長手方向の一端寄り、他端寄りに位置して千鳥状に配列されている。 - 特許庁 - In a lens array 100 formed by connecting a plurality of lenses 101 by a connection member 102, a ring-like mark 103-1 surrounding the optical axis of the lens 101 is formed on the outside of an optical functional surface 101-1 on one surface of the lens 101, and is used to perform the inspection.
複数のレンズ１０１が連接部材１０２で連接されて形成されているレンズアレイ１００において、レンズ１０１の一方の面における光学機能面１０１−１の外側に、レンズ１０１の光軸を囲む輪状のマーク１０３−１が形成されており、このマーク１０３−１を用いて検査を行う。 - 特許庁 - The lenses 31 are arrayed on either surface of the printing medium, and the planar printing surface 21 on which the image is printed is formed on the other surface; and at least one turn-up part 33 made nearly orthogonal to the array of the lenses 31 and having a thickness smaller than that of other areas is formed on the printing medium.
一方の面にはレンズ３１が配列されるとともに、他方の面には画像が印刷される平面状の印刷面２１が形成され、レンズ３１の並びに対して略直交するとともに、厚さが他の領域よりも薄くなっている折り返し部３３が、少なくとも１つ形成されていることを特徴とする。 - 特許庁 - To provide a photoelectric transducer array, its accumulation apparatus and mounting structures, and an optical information processing device, capable of efficient optical propagation, and reducing optical interference and crosstalk caused by the photoelectric transducer, and capable of the high-density buildup of the optical wiring.
光配線を高密度集積することができると共に、光電変換素子による光干渉やクロストークなどを低減することができ、効率的な光の伝搬を行うことができる光電変換素子アレイ、その集積装置及びこれらの実装構造、並びに光情報処理装置を提供すること。 - 特許庁 - To solve the problem of disturbing a high-speed operation due to a mixture of an interference noise generated at one bit line of adjacent bit lines to each other with the other bit line in a semiconductor device only by a memory cell layout without increasing the area of a memory cell array.
半導体装置において、互いに隣接するビット線どうしのうちの一方のビット線で発生する干渉ノイズが他方のビット線に混入しないようにして、この混入により高速動作を阻害するという問題を、メモリセルアレイ部における面積を増大させることなく、メモリセルレイアウトのみで解決する。 - 特許庁 - The semiconductor storage device has a low power consumption mode which uses the redundancy and a high speed performance mode which does not use the redundancy, and includes a variable delay circuit 4 for changing timing for issuing a cell array control signal to select the memory cell, in the low power consumption mode and high speed performance mode.
半導体記憶装置は、リダンダンシを使用する低消費電力モードと、リダンダンシを使用しない高速動作モードとを有し、低消費電力モードと高速動作モードとで、メモリセルを選択するためのセルアレイ制御信号を発行するタイミングを変更するための遅延量可変回路４を備えている。 - 特許庁
