「binary address」を含む例文一覧(65)

＜前へ 1 2
  • When the data word is adapted to the data word through a conductor 205, the output signals 110b, 110c become logical 1 to provide a binary address 0110.
    この場所のために符号化されたアドレス出力信号を適切に生成するために、符号化されたアドレスの各場所に関連するメモリの出力とメモリの積和回路機構は論理的に結合して使用される。 - 特許庁
  • An encoder 1 generates encoded data by changing the position of image data to the position corresponding to the horizontal or vertical address represented by the bit sequence obtained by reversing a bit sequence representing the horizontal or vertical address indicating the position of the image data in binary notation.
    エンコーダ１では、画像データの位置を表す水平アドレスまたは垂直アドレスを２進数表現したビット列を逆順に並べ替えることにより得られるビット列によって表される水平アドレスまたは垂直アドレスに対応する位置に、画像データの位置が入れ替えられ、符号化データとされる。 - 特許庁
  • At the time of converting a source program 1 in high standard language into binary data 5 which can be executed by a computer, a preservation word (for example, 'dummy') indicating the presence of dummy data in no relation with the original processing is set, and an address in which a constant designated by the preservation word is embedded is outputted in the executable binary data 5.
    高水準言語のソースプログラム１をコンピュータが実行可能なバイナリデータ５に変換する際に、本来の処理とは無関係のダミーデータである旨を示す予約語（例えば、’ｄｕｍｍｙ’）を設け、実行可能なバイナリデータ５において、予約語によって指定された定数が埋め込まれているアドレスを出力する。 - 特許庁
  • Expression range as an address value is expanded by representing a 'second' which is a 16-bit binary code by using minute information, second information and frame information in sub-codes or wobbling grooves as a disk recording medium of a CD format.
    ＣＤフォーマットのディスク記録媒体として、サブコード又はウォブリンググルーブにおける分情報、秒情報、フレーム情報の領域を用いて、１６ビットバイナリコードで「秒」を表現することで、アドレス値としての表現範囲を拡張する。 - 特許庁
  • A pattern generation control part 2 reads pattern generation information from a pattern generation information memory 4, and generates a pattern type, a PROG (program) memory address and a PRBS (Pseudo Random Binary Sequence) pattern information from the designation of a pattern in the pattern generation information and the length of the pattern.
    パターン発生制御部２は、パターン発生情報メモリ４からパターン発生情報を読み出して、パターン発生情報内のパターンの指定とパターンの長さからパターンタイプとPROGメモリアドレスとPRBSパターン情報を生成する。 - 特許庁
  • Wobble of the cycles of the prescribed integer is divided into a plurality of unit wobble columns for each prescribed unit cycle, Binary information relating to a sector address is expressed by modulating a period of wobble in the unit wobble column.
    所定整数サイクル数のウォブルを、所定単位サイクル数ごとに複数の単位ウォブル列に分割し、該単位ウォブル列内のウォブルの周期を変調することによりセクタアドレスに関連する２値情報を表現するようにする。 - 特許庁
  • The conversion Hofmann table 1 is read by an address generating means 2 composed of a counter 3 as a +1 adder and a selector 4, input data are extracted, bit by bit, by a bit extraction and decision part 5 according to read flags, and the readout address of the conversion Hofmann table 1 is controlled according to the values of the bits to make a binary tree search.
    ＋１加算器であるカウンタ３とセレクタ４からなるアドレス生成手段２により、前記変換ハフマンテーブル１を読み出し、読み出されたフラグに応じてビット抜出し及び判定部５により入力データを１ビットずつ抜出し、そのビットの値に応じて、変換ハフマンテーブル１の読み出しアドレスを制御して二分木探索を行う。 - 特許庁
  • converts the 48-bit Ethernet host address asc from the standard hex-digits-and-colons notation into binary data in network byte order and returns a pointer to it in a statically allocated buffer, which subsequent calls will overwrite.
    は、標準的な 16進数とコロンの形式で書かれた 48ビットのEthernet ホストアドレス asc を、ネットワークでのバイト順 (byte order)のバイナリデータに変換し、静的に割り当てられたバッファに格納されたデータへのポインタを返す。 このバッファは、これ以降の関数呼び出しで上書きされる。 - JM
  • Acquisition of RAI (Recorded Area Indicator) information is tried in an unreserved fragment and when the RAI information can not be acquired in the unreserved fragment, a recording end position (a last write address) is searched by binary tree search and the like in the whole fragment.
    未予約のフラグメントにおいてＲＡＩ情報の取得を試み、未予約のフラグメントにおいてＲＡＩ情報を取得できないときには、当該フラグメント全体を検索範囲として２分木探索などにより記録終了位置の検索を行なう。 - 特許庁
  • An IP address where the number of valid bids is variable and a flag column for identifying whether each bit is valid or invalid corresponding to each bit of the IP address are stored, and longest matching retrieval is executed by a binary search method by using retrieval key data for retrieving the longest matched IP address from the stored IP addresses and the pattern of a retrieval mask key global mask indicating a valid bit area.
    有効ビット数が可変なＩＰアドレスとともに、そのＩＰアドレスの各ビットに対応して各ビットが有効なビットであるか無効なビットであるかを識別するフラグ列を記憶しておき、検索にあたっては、記憶されているＩＰアドレスの中から最長に一致するＩＰアドレスを検索するための検索キーデータと有効ビット領域を表わす検索マスクキーグローバルマスクのパターンとを用いて二分検索法により検索を行なう。 - 特許庁
  • The selection part 510 switches the data contents of a RAM (3) 553 and address/access control and the binary/multilevel value processings of the dither processing part 504 and the error propagation processing part 505 are switched.
    機械を操作するオペレーターには処理時間の長さを実感させないように、複数ジョブの原稿は最初にすべて読み取り、スキャナ用バッファメモリＭＳに格納した後、画質処理を２値用、多値用に特化して最適画像を再現し、回路資源の時分割共有を行う。 - 特許庁
  • After preparing image data binarized by each color component, when OR processing (S216: N is not operated), color components, including maximum black pixels among image data of each color component, is selected and this is subjected to compression processing, as a binary image to be transmitted to the address of the receiver (S220 to 224).
    各色成分ごと２値化した画像データを作成後、ＯＲ処理をしない場合（Ｓ２１６；Ｎ）、各色成分ごとの画像データのうち黒画素が最も多い色成分を選択し、これを２値画像として圧縮処理を行い、宛先に送信する（Ｓ２２０〜２２４）。 - 特許庁
  • A manager mutually connects HLS satellite boards 7A, 7B...7N, connects the HLS satellite board 7A to an HLS center board 4 and sets address from '1' to '64' by binary combination for communications with the HLS center board 4 while using dip switch groups 8A, 8B...8N.
    管理者がＨＬＳサテライトボード７Ａ、７Ｂ・・・７Ｎを相互に接続すると共にＨＬＳサテライトボード７ＡをＨＬＳセンターボード４に接続し、ＨＬＳセンターボード４との間で通信するためにアドレスをディップスイッチ群８Ａ、８Ｂ・・・８Ｎにより２進法の組み合わせにより「１」〜「６４」まで設定する。 - 特許庁
  • To reduce the processing time of assignment operation processing by unnecessitating to repeatedly performing plural processing such as to check a variable value and to trace the address of a selection destination of a '0' or '1' branch when a logical function is expressed by a BDD(binary decision graph) and a assignment operation is performed.
    論理関数をＢＤＤ（二分決定グラフ）で表現して代入演算を行う際に、変数の値をチェックして０枝または１枝の選択先の番地をたどるという複数の処理を繰り返し行うことを不要とし、代入演算処理の処理時間を短縮する。 - 特許庁
  • When a packet is transmitted from a transmission terminal 21, a packet transfer part 10A of the edge routers 11-14 imparts a transfer header 81 between the routers generated from address information having the OR of a group ID indicating the group by a binary number to which a receiving side edge router belongs and each router ID of a receiving side edge router group existing in the group to the packet and transmits it.
    エッジルータ１１〜１４のパケット転送部１０Ａでは、送信端末２１からのパケットを送信する際、当該受側エッジルータが属するグループを２進数で示すグループＩＤとそのグループ内に存在する受側エッジルータ群の各ルータＩＤの論理和からなる宛先情報とから生成したルータ間転送用ヘッダ８１をパケットに付与して送信する。 - 特許庁
＜前へ 1 2

例文データの著作権について