「binary operation」を含む例文一覧(135)

＜前へ 1 2 3 次へ＞
  • The control points 22, 24, 26 and the auxiliary points are extracted automatically by a binary processing operation or the like, and the coordinates of their centers of gravity are calculated, respectively.
    基準点２２、２４、２６および補助点を２値化処理等によって自動抽出し、それぞれ重心の座標を算出する。 - 特許庁
  • A transmission section 20 transmits a binary pulse signal including at least a start bit and a unique identification code by operation of a user.
    送信部２０は、使用者の操作により、少なくともスタートビット及び固有の識別コードを含む２値化パルス信号を送信する。 - 特許庁
  • An AND means 11 performs an AND operation between a land circle image S9 and a binary image S10 and creates a land deficit image S11.
    論理積手段１１は、ランド円形画像Ｓ９と２値画像Ｓ１０との論理積を取り、ランド欠損画像Ｓ１１を作成する。 - 特許庁
  • The input signal is formed by the binary scanning corresponding to the representative comparison result of a control circuit in a first operation mode.
    第１動作モードで上記制御回路の代表比較結果に対応してバイナリスキャンにより上記入力信号を形成する。 - 特許庁
  • In-place operations are like binary operations, in that they remove TOS and TOS1, and push the result back on the stack, but the operation is donein-place when TOS1 supports it, and the resulting TOS may be (but does not have to be) the original TOS1.
    インプレース演算はTOSとTOS1を取り除いて結果をスタックへプッシュするという点で二項演算と似ています。 - Python
  • The operation process part 101 makes the luminance threshold value at the time of the area of the binary image has sharply changed, luminance value of the object M.
    演算処理部１０１は、２値画像の面積が急激に変化したときの輝度閾値を測定対象物Ｍの輝度値とする。 - 特許庁
  • In the counter 30 of binary n bits, the count operation of the low order j bits as 0 is stopped according to the initial value LD, and a count operation of high n-j bits is performed in accordance with the operation clock signal CLK.
    ２進ｎビットのカウント部３０では、初期値ＬＤに応じて０である下位ｊビットのカウント動作が停止され、上位ｎ−ｊビットのカウント動作が動作クロック信号ＣＬＫに従って行われる。 - 特許庁
  • The log management server device includes a storage means for storing the binary data transmitted from the client computer; a designating means for designating search conditions; a search means for extracting the binary data that matches the designated search conditions from the binary data stored in the storage means; and a log display means for displaying the operation screen according to the binary data extracted.
    ログ管理サーバ装置は、クライアントコンピュータから送信されてくるバイナリデータを記憶する記憶手段と、検索条件を指定する指定手段と、記憶手段に記憶されているバイナリデータの中から指定された検索条件に合致するバイナリデータを抽出する検索手段と、抽出されたバイナリデータに基づいて操作画面を表示するログ表示手段とを備える。 - 特許庁
  • The peripheral board 320 carries out the binary operation to the received authentication data and authenticates the main control board 310 based on whether or not the operation result matches the expected value.
    周辺基板３２０は、受信した認証データに対して２項演算をおこない、演算結果と期待値とが一致するか否かに基づいて主制御基板３１０を認証する。 - 特許庁
  • The peripheral board 320 executes the binary operation with respect to the received authentication data and authenticates the main control board 310 based on whether or not the operation result and an expectation value are accorded with each other.
    周辺基板３２０は、受信した認証データに対して２項演算をおこない、演算結果と期待値とが一致するか否かに基づいて主制御基板３１０を認証する。 - 特許庁
  • The system for verifying the operation of a target system to be verified comprises an abstract binary tree generating unit 110 and a matching unit 130.
    検証対象である対象システムの動作を検証するシステムであって、抽象二分木生成部１１０と、照合部１３０とを備える。 - 特許庁
  • To compensate operation point fluctuation caused by the fluctuation of voltage-optical output characteristics of an optical modulator in an optical duo-binary modulation system.
    光デュオバイナリ変調方式において、光変調器の電圧対光出力特性の変動に伴う動作点変動を補償できるようにする - 特許庁
  • The matching unit 130 receives an event sequence in an application model of the target system obtained based on the operation of the target system, and matches the event sequence against the abstract binary trees generated by the abstract binary tree generating unit 110.
    照合部１３０は、対象システムの動作に基づいて取得される対象システムのアプリケーション・モデル上でのイベント列を受け付け、このイベント列と抽象二分木生成部１１０により生成された抽象二分木とを照合する。 - 特許庁
  • The signal inputted to the arithmetic part 53 is temporarily stored in a storage part 61, and the signal to which a prescribed arithmetic operation designated according to an arithmetic operation selection signal from an arithmetic operation controlling part is performed is outputted as a binary signal from a comparing part 62 to an outputting part 54.
    演算部５３に入力された信号は、記憶部６１に一時記憶され、比較部６２より２値化信号として、演算制御部からの演算選択信号により指定された所定の演算が施され、出力部５４に出力される。 - 特許庁
  • Non-native instruction words are sorted into plural groups on the basis of characteristics such as a common operation mode, an instruction binary is divided into plural bit areas and a table for collating which instruction group includes each non-native instruction binary is formed.
    非ネイティブ命令語を共通する操作モードなどの特性に基づきグループ分類し、命令語バイナリを複数のビット領域に分割し、それぞれのビット領域毎に各非ネイティブ命令語バイナリがいずれの命令グループに属するかを照合するための表を設ける。 - 特許庁
  • To provide a gradation control apparatus which enables a high speed printing operation of gradation by providing a bit weighting from a binary gradation value in a simple circuit configuration.
    ２進数の階調値からのビットの重み付けを、簡素な回路構成で実現することにより、階調の高速印刷処理を可能とする階調制御装置を提供する。 - 特許庁
  • A coordinate system conversion part 3 converts the orthogonal coordinate system data set between the binary shape information and texture information on an object into the polar coordinate system data via a resampling operation.
    座標系変換部３は、オブジェクトの二値形状情報とテクスチャ情報との直交座標系データを再標本化により極座標系データに変換する。 - 特許庁
  • To detect a destroyed binary file at the transfer destination at the time of transferring a file in a text mode with an FTP(File Transfer Protocol) by mistake between different operation systems.
    異なるオペレーションシステム間で誤ってＦＴＰ（File Transfer Protocol）のテキストモードによる転送を行った場合に、転送先において破壊されたバイナリファイルを検出することを可能にする。 - 特許庁
  • The arithmetic circuit 3 synthesizes the image signal binarized by the dither matrix circuit 1 with the binary image signal whose edge parts are extracted by the edge extract circuit 2 through a logical arithmetic operation.
    演算回路３は、ディザマトリクス回路１で２値化した画像信号とエッジ抽出回路２でエッジを抽出した２値の画像信号とを論理演算して合成する。 - 特許庁
  • To attain the high speed operation of labeling processing and the reduction of the capacity of a frame memory for storing image data in labeling processing for allocating a label to binary image data.
    ２値化画像データに対してラベルを割り付けるラベリング処理で、ラベリング処理の高速化と、画像データを記憶するためのフレームメモリの容量の低減化を図る。 - 特許庁
  • This signal processor is provided with a converting means to convert a binary image signal into a multilevel image signal, a synthesizing means to synthesize an image signal regarding the binary image signal and an inputted image signal, and a control means to control a synthesis operation of the synthesizing means by using the multilevel image signal.
    信号処理装置は、２値画像信号を多値画像信号に変換する変換手段と、２値画像信号に係る画像信号と入力画像信号とを合成する合成手段と、前記多値画像信号を用いて前記合成手段の合成動作を制御する制御手段とを備える。 - 特許庁
  • To obtain logical simulation method and device capable of executing logical simulation contributing to the debugging of circuit operation by specifying an abnormal position in the circuit operation in the case of executing simulation by a binary simulator which can not process an indefinite state.
    不定状態を扱えない２値シミュレータでシミュレーションする場合、回路動作の異常箇所を特定し、回路動作のデバッグに貢献する論理シミュレーションを可能とする論理シミュレーション方法および装置を提供する。 - 特許庁
  • A peripheral board 320 authenticates the individuality of a main control board 310 based on whether or not an operation result obtained by executing a binary operation with respect to individuality authentication data and an expectation value for the individuality authentication are accorded with each other, and authenticates the operation sequence of the main control board 310 using a synchronous code.
    周辺基板３２０は、個体認証データに対して２項演算をおこなった演算結果と個体認証用期待値とが一致するか否かに基づいて主制御基板３１０の個体を認証するとともに、同期コードを用いて主制御基板３１０の動作順序を認証する。 - 特許庁
  • To provide a digital-analog converter adopting a circuit configuration comprising at least a photocoupler, a binary circuit, and a low pass filter, which execute a highly accurate conversion operation over a wide environmental temperature range.
    少なくともフォトカプラ、２値化回路及び低域通過フィルタを用いたデジタル・アナログ変換回路構成にあって、広い環境温度範囲で高精度な変換動作を行うこと。 - 特許庁
  • Then the image processing apparatus converts a result of multi-value processing into a binary image by using information obtained from data resulting from interpolation arithmetic operation of the received image into a multiple of its frequency space.
    そして、入力された画像が持つ周波数空間の整数倍の周波数空間に補間演算したデータから得られる情報によって多値化結果を２値画像に変換する。 - 特許庁
  • Plural adder arrays 44, 84, 88, 94 and 96 total the values by an optionally selected combination, and send out the binary number P which is the division value as an operation result.
    その値を、複数の加算器アレイ（４４、８４、８８、９４、９６）は、任意に選択された組み合わせで合計し、除算値である二進数Ｐを演算結果として送り出すようになっている。 - 特許庁
  • To provide a linearity enhancement circuit that dispenses with an adder for performing operation by a binary code and can be operated speedily with low power consumption, and to provide a ΣΔA/D converter and a reception apparatus.
    バイナリコードで演算する加算器が不要で、高速、低消費電力で動作することが可能な線形性改善回路、ΣΔＡ／Ｄ変換器、および受信装置を提供する。 - 特許庁
  • To shorten a processing time by enabling a user to save time and labor required for a binary image data density correcting operation, and enabling even a user who is not familiar with the image processing to easily perform fine adjustment.
    ユーザーによる２値イメージデータ濃度補正作業の手間を省くことが可能であり、イメージ処理に不慣れなユーザーでも簡単に微調整が行え、処理時間の短縮化を図る。 - 特許庁
  • An image processor 50 executes a binarization treatment to the image, a labeling processing operation is executed to a binary image, and a prescribed feature variable is found for respective labeled regions.
    画像処理装置５０は、その画像に二値化処理を施し、二値画像にラベル付けの処理を施した後、ラベル付けられた各領域についての所定の特徴量を求める。 - 特許庁
  • To provide a software operation management device with JMX client, which makes it possible to treat binary data as metadata of MBean and enables dynamic change of MBean.
    ＪＭＸクライアントを備えたソフトウェア運用管理装置において、ＭＢｅａｎのメタデータとしてバイナリデータを扱うことができるようにするとともに、ＭＢｅａｎの動的な変更を可能する。 - 特許庁
  • To execute high speed ellipse simultaneous scalar multiplying operation with less frequency of dot summing than the number of non-zero columns in a matrix with positive integers k and 1 binary developed.
    正整数ｋとｌを２進展開した行列における非ゼロ列の数よりも少ない点加算回数で、高速な楕円同時スカラー倍演算を実行することを目的とする。 - 特許庁
  • An operating method includes providing respective different bias voltage signals during a normal operation responsive to a binary digit signal applied to respective different stages.
    動作させる方法は、相異なるステージに印加される２進ディジット信号に応答して正常動作の間に相異なるバイアス電圧信号を提供する段階を含むことを特徴とする。 - 特許庁
  • When a binary video signal is updated in still picture display mode, the image is updated while operation cycles of writing of the binary video signal to an SRAM part and cycles of a polarity-inverted signal are synchronized with each other to keep luminance variation periodic, thereby eliminating the flicker of display.
    静止画表示モード中に二値の映像信号の更新が発生したときは、ＳＲＡＭ部２０へ二値の映像信号を書き込む動作周期と、極性反転信号の周期とを同期させて画像更新することにより、輝度変化の周期性を保つようにして表示のちらつきを解消する。 - 特許庁
  • To attempt for enhancing efficiency of weighing operation in combined balance in which supply quantity of measured objects can be controlled only due to binary (i.e., supplied or not) or stepwise.
    被計量物の供給量を２値的（つまり供給されるか否か）または段階的にしか制御することができない組合せ秤において、計量作業の効率化が図られるようにする。 - 特許庁
  • In order to make a jaggy of a character inconspicuous, a jaggy correction operation is performed for recording a small dot for correction of a jaggy on a contour portion of a binary image such as a character, for example, on a host computer 101.
    文字などのジャギーを目立たなくするため、例えばホストコンピュータ１０１において、文字などの２値画像の輪郭部にジャギー補正用小ドットを記録させるためのジャギー補正処理を行う。 - 特許庁
  • A changing-over position of the knob 3 is binary encoded as an operation of either of the microswitches 11 or 14, supplied to a logical device, then a plurality of electrical circuits in a vehicle are switched over through the logical device.
    ノブ３の切り替え位置がマイクロスイッチ１１ないし１４の動作として２進符号化され、論理装置に供給され、論理装置を介して車両内の複数の電気回路が切り替えられる。 - 特許庁
  • Binary shape information of the next block is inputted to an input terminal 24 by the unit of the row in parallel, and the result of the logical operation of the shape information is stored in a register 28 as intermediate shape information.
    入力端子２４には、次のブロックの２値形状情報が行単位でパラレルに入力し、その形状情報の論理和演算結果が中間形状情報としてレジスタ２８に格納される。 - 特許庁
  • To provide a heat pump type water heater eliminating the necessity of an auxiliary evaporator when switching operation is performed from a binary cycle to a single stage cycle, capable of reducing the number of components and having good energy efficiency.
    二元サイクルから単段サイクルへと切換運転を行う際に補助蒸発器を必要とせず、部品点数を減らすことができ、さらに、エネルギー効率のよいヒートポンプ式給湯装置を提供する。 - 特許庁
  • To realize arithmetic encoding and decoding of an ultra-high speed and a high compression ratio regardless of binary data or multi-value data, and also to simplify subsequent operation by making the quantities of arithmetic code uniform in each block.
    2値データ・多値データを問わず、超高速かつ高圧縮率の算術符号化・復号化を実現し、併せて、ブロック毎の算術符号量を一定値に揃えて、その後の処理を簡単化すること。 - 特許庁
  • The search means executes a 1st search stage for a characteristic group where an operation of the oscillator 5 is allowed by scanning the range that can gradually be reduced according to a general binary search procedure.
    探索手段は、発振器（５）の動作が許容される特性群に対し、一般的な二分手順に従って漸次縮小する幅の範囲ずつ走査することにより、第１探索段階を実行する。 - 特許庁
  • To reduce the processing time of assignment operation processing by unnecessitating to repeatedly performing plural processing such as to check a variable value and to trace the address of a selection destination of a '0' or '1' branch when a logical function is expressed by a BDD(binary decision graph) and a assignment operation is performed.
    論理関数をＢＤＤ（二分決定グラフ）で表現して代入演算を行う際に、変数の値をチェックして０枝または１枝の選択先の番地をたどるという複数の処理を繰り返し行うことを不要とし、代入演算処理の処理時間を短縮する。 - 特許庁
  • A peripheral board 320 authenticates the individual of a main control board 310 based on whether the operation result obtained by carrying out binary operation to individual authentication data and an the expected value for authenticating the individual match each other and authenticates the action order of the main control board 310 using a synchronous code.
    周辺基板３２０は、個体認証データに対して２項演算をおこなった演算結果と個体認証用期待値とが一致するか否かに基づいて主制御基板３１０の個体を認証するとともに、同期コードを用いて主制御基板３１０の動作順序を認証する。 - 特許庁
  • The detection offset of a track deviation detecting signal generated by the shift of a focus lens at the time when the seek operation is finished, is removed by a binary circuit, an averaging circuit and an amplifier circuit, then the setting operation to the tracking control is carried out, and an offset removing circuit is separated after the setting of the tracking control.
    シーク動作終了時のフォーカスレンズ変移によって生じるトラックずれ検出信号の検出オフセットを２値化回路と平均回路と増幅回路によって除去し、トラッキング制御への引き込み動作を行い、トラッキング制御引き込み後にオフセット除去回路を切り離す。 - 特許庁
  • A main control board 310 divides data stored in a data storage section 311 into the number of division, and executes a binary operation satisfying an association law with respect to each of the divided data to generate authentication data.
    主制御基板３１０は、データ記憶部３１１内に記憶されているデータを分割数に分割し、分割されたデータのそれぞれに対して結合法則を満たす２項演算をおこなって認証データを生成する。 - 特許庁
  • When an instruction for the operation affecting the pointer information such as moving and name change is given for a file F1 on one side of the binary data and metadata, the pointer information is extracted from the file F1 to generate a list L1 (S701).
    バイナリデータおよびメタデータの一方のファイル（Ｆ_1）に対して移動や名称変更等、ポインタ情報に影響する操作が指示された場合、そのファイル（Ｆ_1）からポインタ情報を抽出し、リストＬ_1を生成する（Ｓ７０１）。 - 特許庁
  • A main control board 310 divides data stored in a data storing section 311 to a predetermined data quantity and generates authentication data by carrying out binary operation satisfying an association law relative to data divisions respectively.
    主制御基板３１０は、データ記憶部３１１内に記憶されているデータを所定のデータ量に分割し、分割されたデータのそれぞれに対して結合法則を満たす２項演算をおこなって認証データを生成する。 - 特許庁
  • The gray monochrome images and contour monochrome images are composited by logical operation, according to a monochrome compositing process, and one composited monochrome image, namely a binary image including first and second pixel values, is generated.
    モノクロ合成工程によれば、濃淡モノクロ画像及び輪郭モノクロ画像が論理演算により合成され、第１の画素値及び第２の画素値とを持った２値画像である合成モノクロ画像が１個生成される。 - 特許庁
  • The comparison operation of an input signal supplied from a signal source with a threshold level L is performed by a comparing part 13 so that the rectangular wave pulse (output pulse) of a binary logic is generated corresponding to the comparison result.
    信号源から供給される入力信号と閾値レベルＬとの比較演算を比較部１３において行うことで、その比較結果に対応して２値論理の矩形波パルス（出力パルス）を生成する。 - 特許庁
  • To provide a binary refrigeration device which can always operate at a point of minimum power consumption even when an outside air temperature, a temperature inside and cooling capacity change, and which can always maintain operation at maximum efficiency.
    外気温度や庫内温度及び冷却能力が変化しても常に消費電力が最小となるポイントでの運転が可能となり、最高効率での運転を常に維持することが可能な二元冷凍装置を得る。 - 特許庁
  • The data symbol mapping and spreading equipment maps and spreads a data symbol by binary operation when performing QPSK modulation in mobile communication Time Division Duplex.
    移動通信時分割多重接続モードでＱＰＳＫ変調を行うとき、データシンボルのマッピング及び拡散を行う装置であって、その装置は、二進（ｂｉｎａｒｙ）演算により前記データシンボルのマッピング及び拡散を行う。 - 特許庁
＜前へ 1 2 3 次へ＞

例文データの著作権について