「buffer amplifier」を含む例文一覧(392)
1 2 3 4 5 6 7 8 次へ＞- BUFFER AMPLIFIER
バッファアンプ - 特許庁 - BUFFER AMPLIFIER CIRCUIT
バッファアンプ回路 - 特許庁 - BUFFER AMPLIFIER CIRCUIT
緩衝増幅回路 - 特許庁 - DIGITALLY OPERATING ANALOG BUFFER AMPLIFIER
デジタル動作アナログ緩衝増幅器 - 特許庁 - PUSH-PULL BUFFER AMPLIFIER AND SOURCE DRIVER
プッシュプルバッファ増幅器とソースドライバ - 特許庁 - HIGH-FREQUENCY TUNING AMPLIFIER FOR BUFFER
バッファ用高周波同調増幅器 - 特許庁 - A buffer amplifier 2 has a prescribed gain.
バッファアンプ２は、所定の利得を有する。 - 特許庁 - BUFFER CIRCUIT, AMPLIFIER CIRCUIT, AND TEST APPARATUS
バッファ回路、増幅回路、および、試験装置 - 特許庁 - BUFFER AMPLIFIER WITH OUTPUT TERMINAL CHARGING FUNCTION
出力端子充電機能付きバッファアンプ - 特許庁 - The circuit 21 operates as a buffer amplifier.
回路２１は緩衝増幅器として作用する。 - 特許庁 - OPERATIONAL TANSCONDUCTANCE AMPLIFIER FOR OUTPUT BUFFER
出力バッファ用演算トランスコンダクタンス増幅器 - 特許庁 - MULTI-INPUT BUFFER AMPLIFIER AND CIRCUIT USING THIS
多入力バッファアンプおよびこれを用いた回路 - 特許庁 - A differential amplifier is used as a buffer amplifier 240 and the buffer amplifier 240 is arranged at the input side of a voltage comparison part 214.
バッファアンプ２４０として差動増幅器を用いて、このバッファアンプ２４０を電圧比較部２１４の入力側に配する。 - 特許庁 - TRANSIENT OPERATION TYPE DIGITAL OPERATION ANALOG BUFFER AMPLIFIER
変遷動作型デジタル動作アナログ緩衝増幅器 - 特許庁 - The buffer amplifier 21 may be replaced with a source follower circuit.
バッファアンプ２１は、ソースフォロワ回路に置き換えできる。 - 特許庁 - A distributor 3 branches the output of the buffer amplifier 2 into two.
分配器３は、バッファアンプ２出力を２分岐する。 - 特許庁 - LOW VOLTAGE BUFFER AMPLIFIER FOR FAST SAMPLE-AND-HOLD CIRCUIT
高速サンプルホ—ルド回路用の低電圧バッファ増幅器 - 特許庁 - DIFFERENTIAL AMPLIFIER, LOCAL BUFFER CIRCUIT AND RADIO COMMUNICATION DEVICE
差動増幅器、ローカルバッファ回路及び無線通信装置 - 特許庁 - A resistor R1 is connected to an output terminal of a buffer amplifier 11.
バッファアンプ１１に後置して抵抗Ｒ１を接続する。 - 特許庁 - The characteristic adjustment circuit 48 includes, for instance, a buffer amplifier.
特性調整回路４８は、例えば、バッファアンプを備える。 - 特許庁 - To constitute an input buffer gate without using a differential amplifier circuit.
入力バッファゲートを差動増幅回路以外で構成する。 - 特許庁 - CLASS AB BUFFER AMPLIFIER CAPABLE OF CONTROLLING STATIC CURRENT
静止電流の制御が可能なＡＢ級バッファ増幅器 - 特許庁 - HIGH FREQUENCY BUFFER AMPLIFIER CIRCUIT FOR OUTPUT DC REGULATION
出力ＤＣ電圧調整高周波用バッファアンプ回路 - 特許庁 - A potential inputted to the buffer amplifier 112 is amplified and delivered to a differential amplifier 114.
バッファアンプ１１２に入力された電位は増幅され、差動アンプ１１４に送られる。 - 特許庁 - The buffer amplifier 12 and the non-inverted amplifier 14 are constituted of operational amplifiers having the same circuit configuration, so that a temperature drift or the like generated in the buffer amplifier 12 is canceled in the non-inverted amplifier 14.
バッファアンプ１２と、非反転アンプ１４を同じ回路構成のオペアンプで構成することで、バッファアンプ１２で発生した温度ドリフトなどを非反転アンプ１４において打ち消す。 - 特許庁 - The reference voltage Vref is stabilized by a buffer amplifier 10.
この基準電圧Ｖｒｅｆをバッファアンプ１０で安定化する。 - 特許庁 - To provide a buffer amplifier circuit capable of eliminating an offset voltage caused in itself.
バッファアンプ回路に発生するオフセット電圧を解消する。 - 特許庁 - To provide a buffer amplifier capable of solving an output error, and a display device having less variation in display luminance by using this buffer amplifier.
出力誤差を解消したバッファアンプ、および、このバッファアンプを使用し、表示輝度変化の少ない表示装置を提供する。 - 特許庁 - A FET(field effect transistor) 12 is connected between a path, connecting a buffer amplifier 11 to an auxiliary amplifier 13 and a ground.
ＦＥＴ１２をバッファアンプ１１と補助増幅器１３との間とアース間に接続する。 - 特許庁 - The branch target buffer includes a memory cell array, a decoder, a sense amplifier, and a sense amplifier enable circuit.
本発明による分岐ターゲットバッファはメモリセルアレイ、デコーダ、センスアンプ、及びセンスアンプイネーブル回路を含む。 - 特許庁 - The push-pull amplifier includes a differential amplifier 1, a voltage buffer amplifier 2, a voltage inversion circuit 9, a level shifting circuit 3, and an output amplifier circuit 4.
この発明は、差動増幅器１と、電圧バッファアンプ２と、電圧反転回路９と、レベルシフト回路３と、出力増幅回路４と、を備えている。 - 特許庁 - BUFFER AMPLIFIER AND ELECTRONIC CIRCUIT UNIT USING THE SAME
緩衝増幅器及び該緩衝増幅器を用いた電子回路ユニット - 特許庁 - To provide a buffer amplifier capable of widening an output power range.
出力電圧範囲の拡大が可能なバッファアンプを実現する。 - 特許庁 - To provide a fast gain 1 buffer amplifier circuit without offset.
オフセットの無い、ゲイン１で高速なバッファーアンプ回路を提供すること。 - 特許庁 - CURRENT FEEDBACK AMPLIFIER USING OPERATIONAL AMPLIFIER IC AS INPUT BUFFER HAVING ONE OR MORE TIMES IN GAIN
１倍以上の利得を持つ入力バッファとしてオペアンプＩＣを使用した電流帰還型増幅器 - 特許庁 - An optional data buffer also receives the output signal of the sense amplifier.
オプションのデータ・バッファも、センス増幅器の出力信号を受信する。 - 特許庁 - The buffer amplifier uses electron tubes 1 and 2 as amplifying elements.
緩衝増幅器は、増幅素子として電子管１，２が用いられている。 - 特許庁 - The square-law characteristics are amplified by a buffer amplifier comprised of an amplifier 102 that is a linear amplifier, and its peripheral circuit.
この二乗特性は線形増幅器であるアンプ１０２及びその周辺回路で構成されたバッファ増幅器によって増幅される。 - 特許庁 - To provide a class AB buffer amplifier capable of controlling a static current.
静止電流の制御が可能なＡＢ級バッファ増幅器を提供する。 - 特許庁 - The buffer amplifier 109 intervenes between the hold capacitor and the output terminal.
バッファアンプ１０９は、ホールドコンデンサと出力端子の間に介在している。 - 特許庁 - A buffer amplifier 16 receives an output signal S6 of the first selector SEL1.
バッファアンプ１６は、第１セレクタＳＥＬ１の出力信号Ｓ６を受ける。 - 特許庁 - Then, an operational amplifier 3101 of high input impedance is used for the buffer 31.
また、バッファ３１には、高入力インピーダンスのオペアンプ３１０１を用いる。 - 特許庁 - BUFFER AMPLIFIER FOR SINGLE POWER SOURCE, REFERENCE VOLTAGE SUPPLY CIRCUIT, AND IMAGING APPARATUS
単一電源用バッファアンプ、基準電圧供給回路及び撮像装置 - 特許庁 - To prevent fixed-pattern noise from being generated owing to the offset of the buffer of a multistage buffer type readout amplifier.
多段バッファ型読み出しアンプでのバッファのオフセットに起因して固定パタンノイズが発生することを防止する。 - 特許庁 - An output of the buffer amplifier 62 is connected as the input to the error amplifier 42 to give an AVP window.
バッファ増幅器６２の出力は、誤差増幅器４２に入力として接続されてＡＶＰウインドウを与える。 - 特許庁 - Isolators 52 and 54 isolate output of the buffer amplifier 34 and output of the current-voltage converting amplifier 24 from each other.
バッファアンプ３４と電流−電圧変換アンプ２４の出力間をアイソレータ５２，５４を用いてアイソレートする。 - 特許庁 - To provide a buffer amplifier to be stably operated in a wide band even with a single power source.
単一電源でも広帯域で安定動作するバッファアンプを実現する。 - 特許庁 - The V_AC is inputted in a buffer amplifier circuit 105 via an attenuator 103.
Ｖ_ＡＣは、減衰器１０３を介してバッファアンプ回路１０５に入力される。 - 特許庁 - The voltage difference is outputted as a monitor voltage Vm from buffer amplifier 110.
この電圧差は、バッファアンプ１１０からモニタ電圧Ｖm として出力される。 - 特許庁 - An input buffer 120, an amplifier block 200 for 10 Gbps, and an amplifier block 210 for 1 Gbps are mounted on a same chip (LAIC (Limiting Amplifier Integrated Circuit)) 101.
入力バッファ１２０と１０Ｇｂｐｓ用のアンプブロック２００と１Ｇｂｐｓ用のアンプブロック２１０とを同一のチップ（ＬＡＩＣ）１０１に搭載する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
