「buffer amplifier」を含む例文一覧(392)
＜前へ 1 2 3 4 5 6 7 8 次へ＞- In a variable gain amplifier circuit having an inverting amplifier circuit, a negative feedback circuit connected in parallel with the inverting amplifier circuit, and a buffer amplifier circuit disposed on an input side of the inverting amplifier circuit, an impedance adjustment section capable of changing impedance is provided, and the inverting amplifier circuit and the buffer amplifier circuit are connected via the impedance adjustment section.
反転増幅回路と、反転増幅回路と並列に接続された負帰還回路と、反転増幅回路の入力側に設けられたバッファ増幅回路とを有する可変利得増幅回路において、インピーダンスを変化させることが可能なインピーダンス調整部を有し、反転増幅回路とバッファ増幅回路とは、インピーダンス調整部を介して接続される。 - 特許庁 - To suppress unwanted waves in a small scale circuit without using a buffer amplifier which requires high power supply.
大電力が要るバッファアンプを用いず、小規模回路で不要波を抑圧する。 - 特許庁 - Each channel is provided with an input buffer amplifier (12) and an output Ft-doubler circuit (13).
各チャンネルは、入力バッファ増幅器(12)と出力Ｆｔ−ダブラ回路(13)を備える。 - 特許庁 - Further, the buffer amplifier 6 has two-stage constitution and resistances and switches are connected in series between the output terminal of the buffer amplifier 6 and respective loads.
また、バッファアンプ６は２段構成のアンプからなり、バッファアンプ６の出力端子と各負荷との間にはそれぞれ抵抗およびスイッチが直列接続されている。 - 特許庁 - A first buffer circuit is provided to the rear stage of an oscillation circuit for oscillating the quartz vibrator and a second buffer amplifier is further provided to the rear stage of the first buffer circuit while a measuring part for processing a signal related to frequency is connected to the rear stage of the second buffer amplifier.
水晶振動子を発振させるための発振回路の後段に第１のバッファ回路を設け、更にその後段に第２のバッファアンプを設けてその後段に周波数に関連する信号を処理する測定部を接続する。 - 特許庁 - The active filter 50 is provided with a buffer amplifier Buff1, a buffer amplifier Buff2, a variable-gain amplifier GCA1, a resistor R1a, a resistor R1b, a resistor R2, a capacitor C1a, a capacitor C1b, and a capacitor C2.
アクティブフィルタ５０にはバッファアンプＢｕｆｆ１、バッファアンプＢｕｆｆ２、可変利得増幅器ＧＣＡ１、抵抗Ｒ１ａ、抵抗Ｒ１ｂ、抵抗Ｒ２、コンデンサＣ１ａ、コンデンサＣ１ｂ、及びコンデンサＣ２が設けられる。 - 特許庁 - According to an embodiment, a transmitter comprises a first buffer, a second buffer, a logic circuit, and a class-E power amplifier.
一つの実施形態によれば、送信器は、第１のバッファ、第２のバッファ、論理回路、及びＥ級電力増幅器が設けられる。 - 特許庁 - A power supply and a ground point of the buffer amplifier 34 and a power supply and a ground point of the current-voltage conversing amplifier 24 are isolated.
バッファアンプ３４の電源および接地点と、電流−電圧変換アンプ２４の電源および接地点とがアイソレートされる。 - 特許庁 - The differential amplifier 114 compares the reference voltage with a potential from the buffer amplifier 112 and outputs the difference as a detection voltage.
差動アンプ１１４は基準電圧とバッファアンプ１１２からの電位を比較し、差分を検出電圧として出力する。 - 特許庁 - A FET12 and a phase compensating capacitor Cp are respectively connected between a buffer amplifier 11 and earth and between an auxiliary amplifier 14 and earth.
ＦＥＴ１２および位相補償用コンデンサＣｐを、バッファアンプ１１と補助増幅器１４との間とアース間に接続する。 - 特許庁 - The first reference voltage charges the capacitor C1 by using a buffer amplifier A when a standby state is released.
一方、スタンバイ解除時には、バッファアンプＡを利用してコンデンサＣ１を充電する。 - 特許庁 - Also A sense buffer SBs and a wrote- amplifier WAx are provided in the pair of data bus line for redundancy DBzs, DBsx.
又、冗長用データバス線対DBsz，DBsxには、センスバッファSBsとライトアンプWAsが設けられている。 - 特許庁 - To provide a digital-analog converter circuit including a buffer amplifier suitable for different liquid crystal panels.
異なる液晶パネルに適したバッファアンプを含むディジタル−アナログコンバータ回路を提供する。 - 特許庁 - At that time, the read amplifier 72 is laid in a state interrupted from a write amplifier 71, and thus amplifies and supplies data to an output buffer without being affected by the write amplifier 71.
このとき、リードアンプ７２は、ライトアンプ７１と遮断された状態になり、ライトアンプ７１の影響を受けることなく、データを増幅して出力バッファに供給する。 - 特許庁 - The capacitor C1 is connected to the non-inverted input terminal of a buffer amplifier 104, and the output terminal of the amplifier 104 is connected to the non-inverted input terminal of a differential amplifier circuit 105.
緩衝増幅器１０４の非反転入力端子にコンデンサＣ１を接続し、出力端子は差動増幅回路１０５の非反転入力端子に接続する。 - 特許庁 - The input buffer of the synchronous semiconductor memory device includes a differential amplifier input buffer and a low current input buffer and operates the differential amplifier input buffer in a normal mode and operates the low current input buffer in the self-refreshing mode, whereby the current flowing to the input buffer in the self-refreshing mode can be reduced.
差動増幅器型入力バッファーと低電流型入力バッファーを具備して、ノーマルモードでは、前記差動増幅器型入力バッファーを動作させ、セルフリフレッシュモードでは、前記低電流型入力バッファーを動作させることによって、セルフリフレッシュモードで入力バッファーに流れる電流を減少させることができる同期型半導体メモリ装置の入力バッファー。 - 特許庁 - Or connecting the input terminal 1 to the noninverting input of the buffer amplifier B and providing an output of the buffer amplifier B to the inverting input configure another output capacitance increase circuit.
或いは、入力端子１をオペアンプＯＰの非反転入力に接続し、バッファアンプＢの出力を反転入力に入力して、別の出力容量拡大回路にできる。 - 特許庁 - The hold circuit 100 includes a hold capacitor 140, an operational amplifier 110, a first pMOS 130, a buffer amplifier 150, and a voltage adjustment circuit 120.
ホールド回路１００は、ホールドコンデンサ１４０、オペアンプ１１０、第１ｐＭＯＳ１３０、バッファアンプ１５０、電圧調整回路１２０を備える。 - 特許庁 - In particular, the operational amplifier 82-4 is composed of a push-pull type operational amplifier having a PMOS (p-type MOS transistor) buffer and is provided with a hysteresis comparator 90.
特に、オペアンプ８２−４を、PMOSバッファを有するプッシュプル型のオペアンプで構成すると共に、ヒステリシス・コンパレータ９０を設けている。 - 特許庁 - The voltages on the negative electrode side of the selected cells are input to a non-inversion terminal of a buffer amplifier 32 with high input impedance, and the voltage Vy1 output from the buffer amplifier 32 is input to an inversion terminal of the amplifier 36.
また、選択された電池の負極側の電圧が入力インピーダンスが高いバッファアンプ３２の非反転端子に入力され、バッファアンプ３２から出力された電圧Ｖｙ１がアンプ３６の反転端子に入力される。 - 特許庁 - A buffer amplifier 30 is connected between the PIN attenuator circuits 30 and 31.
バッファアンプ３２はＰＩＮアッテネータ回路３０とＰＩＮアッテネータ回路３１との間に接続される。 - 特許庁 - An input bias voltage of the buffer amplifier is used as a microphone-side terminal voltage of the phantom power source.
緩衝増幅器の入力バイアス電圧を、ファントム電源のマイクロホン側端子電圧とする。 - 特許庁 - A voltage divided by a heating resistor 110 and a detection resistor 111 is connected with a buffer amplifier 112.
発熱抵抗体１１０と検出抵抗１１１の分圧がバッファアンプ１１２に接続される。 - 特許庁 - A drive current of the buffer circuit 2 is selected to be a current proportional to the control current of the gm amplifier 1.
バッファ２の駆動電流をｇｍアンプ１のコントロール電流に比例する電流にする。 - 特許庁 - A bias circuit 6 supplies a bias current to the amplifier 17, the hysteresis comparator 18, and the buffer 19.
アンプ１７、ヒステリシスコンパレータ１８、バッファ１９には、バイアス回路６がバイアス電流を供給する。 - 特許庁 - To provide an input buffer circuit that performs rail-to-rail operation as a differential amplifier structure.
差動増幅器構造としてレール対レール（rail-to rail）動作をする入力バッファ回路を提供する。 - 特許庁 - An operation amplifier AMP forms a buffer circuit by being externally connected to a resistance element.
オペアンプＡＭＰは、外付けで抵抗素子と接続されることによりバッファ回路を形成する。 - 特許庁 - The buffering element is provided between the first amplifier and the second amplifier, holds the bandwidth of an output buffer, increases a gain and returns a part of a buffered signal to the first amplifier to buffer an output signal of the first amplifier.
バッファリング素子は第１増幅素子と前記第２増幅素子との間に設けられ、出力信号の帯域幅を保持し、利得を増加し、バッファリングされた信号の一部を前記第１増幅素子に戻すことにより、前記第１増幅素子の出力信号をバッファリングする。 - 特許庁 - The offset-canceling circuit is provided with an inverting amplifier circuit 6, a capacitor 8 for storing an offset voltage, a buffer amplifier 9 and a subtractor 21 or the like, in order to eliminate an offset voltage produced by a noninverting amplifier circuit 4 and an inverting amplifier circuit 5.
非反転増幅回路４と反転増幅回路５で発生するオフセット電圧を除去するために、反転増幅回路６、オフセット電圧保持用のコンデンサ８、バッファアンプ９、減算回路２１などを備えている。 - 特許庁 - A variable voltage source 10 applies a voltage value corresponding to the off-potential register value at the control end of a driving buffer 46 through a buffer amplifier 11.
可変電圧源１０はオフ電位レジスタ値に対応した電圧値をバッファアンプ１１経由で駆動バッファ４６の制御端に印加する。 - 特許庁 - In the case of an offset charge mode, the capacitor 8 receives and stores each offset voltage generated by the noninverting amplifier circuit 4, the inverting amplifier circuits 5, 6, the buffer amplifier 9 and the subtractor circuit 21.
オフセットのチャージモードのときには、コンデンサ８は、非反転増幅回路４、反転増幅回路５、６、バッファアンプ９、減算回路２１で発生する各オフセット電圧を取り込んで保持する。 - 特許庁 - The output signal of an amplifier based on an OP1 of low output impedance is inputted through a C1 to a buffer amplifier OP2 of high input impedance.
出力インピーダンスの低いＯＰ１によるアンプの出力信号はＣ１を経て入力インピーダンスの高いバッファーアンプＯＰ２に入力される。 - 特許庁 - The emitter of an oscillation TR 22 consisting of an NPN TR of the oscillation circuit 20 is directly connected to the emitter of a buffer amplifier TR 32 consisting of a PNP TR of the buffer amplifier circuit 30.
発振回路２０のＮＰＮトランジスタからなる発振用トランジスタ２２のエミッタは、緩衝増幅回路３０のＰＮＰトランジスタからなる緩衝増幅用トランジスタ３２のエミッタに直接接続される。 - 特許庁 - The reference signal is transmitted from a reference signal generation part 27 to the buffer amplifier 240 by differential signals RAMP+, - and a reference signal RAMPs of a single mode is generated by the buffer amplifier 240.
参照信号生成部２７からバッファアンプ２４０まで参照信号を差動信号ＲＡＭＰ＋，−で伝達し、そのバッファアンプ２４０でシングルモードの参照信号ＲＡＭＰｓを生成する。 - 特許庁 - The amplifier may further include a second filter stage 360 and a second buffer stage 370.
増幅器は、第２のフィルタ・ステージ３６０及び第２のバッファ・ステージ３７０をさらに含んでいてもよい。 - 特許庁 - A voltage follower operational amplifier is often used for a buffer circuit in a source driver of a liquid crystal display.
液晶表示装置のソースドライバにおけるバッファ回路にはボルテージフォロワのオペアンプがしばしば用いられる。 - 特許庁 - Each of the amplifiers PA1 to PAN has a MOSFET TR and a buffer amplifier of a driving circuit.
各電力増幅器ＰＡ_１−ＰＡ_Ｎは、ＭＯＳＦＥＴトランジスタ、駆動回路のバッファ増幅器を有する。 - 特許庁 - This analog signal is stabilized by a buffer amplifier 3 and is supplied to the data line of a display panel 20.
このアナログ信号はバッファアンプ３において安定化され表示パネル２０のデータラインに供給される。 - 特許庁 - To provide a buffer amplifier circuit, which is functioned not only as a differential interface but also as a single-phase interface.
差動インターフェースのみならず、単相インターフェースとしても機能する緩衝増幅回路を実現する。 - 特許庁 - The output buffer for providing an output voltage signal includes an operational amplifier, a controller and a power circuit.
出力電圧信号を提供する出力バッファは、オペアンプ、コントローラー、および電源回路を有する。 - 特許庁 - This cancel current is caused to flow to the output side of a buffer amplifier 20 with an opposite phase to cancel the supply current Irefout.
これを逆相でバッファアンプ２０の出力側に流すことで供給電流Ｉrefoutを相殺する。 - 特許庁 - A source follower buffer amplifier reads voltage stored in the sample and hold circuit to a vertical signal line.
サンプルホールド回路に記憶された電圧は、ソースフォロワバッファアンプにより、垂直信号線に読み出される。 - 特許庁 - In the buffer amplifier, an n-type comparator and a p-type comparator compare the input signal and the output signal.
バッファ増幅器内で、Ｎ型コンパレータとＰ型コンパレータが入力信号と出力信号を比較する。 - 特許庁 - A DDR-SDRAM has an input buffer 1, a command decoder 2, a write-timing generating section 3, a write-buffer 4, a read-amplifier 5, a memory cell plate 6, and a data latch 7.
ＤＤＲ−ＳＤＲＡＭは、入力バッファ１、コマンドデコーダ２、ライトタイミング発生部３、ライトバッファ４、リードアンプ５、メモリセルプレート６、及び、データラッチ７を有する。 - 特許庁 - The reception buffer 5, the transmission circuit subsequent stage section 4, a power amplifier 3, an output adjustment control 2 and an LF transmission antenna 1 are constituted as a power amplifier built-in transmission antenna unit 100.
受信バッファ5、送信回路後段部4、パワーアンプ3、出力調整ボリューム2およびLF送信アンテナ1をパワーアンプ内蔵送信アンテナユニット100として構成する。 - 特許庁 - The control signal equally controls driving current of OTAs (operational transconductance amplifier) of each of the gm-C low-pass filter circuit, a buffer amplifier circuit and a gm-C filter circuit.
制御信号はｇｍ−Ｃローパスフィルタ回路、バッファアンプ回路及びｇｍ−Ｃフィルタ回路の各回路のＯＴＡの駆動電流を等しく制御する。 - 特許庁 - In a non-inverted amplifier, output of the buffer amplifier is input to a negative input terminal thereof as a reference voltage, and a signal input to a positive input terminal thereof is amplified.
非反転アンプは、バッファアンプの出力が基準電圧として負入力端に入力され、正入力端に入力される信号を増幅する。 - 特許庁 - The ANC unit (active noise processing unit) 2 is provided with a buffer amplifier 23 and is so constituted that the audio signal amplified by a power amplifier 13 of the audio head unit 1 is subjected to level regulation by the buffer amplifier 23 and is inputted to a mixer 22 and therefore the free exchanging is possible if the unit is the audio head unit containing the power amplifier.
ＡＮＣユニット（能動的騒音処理ユニット）２にバッファアンプ２３を設け、オーデオヘッドユニット１のパワーアンプ１３で増幅されたオーデオ信号をバッファアンプ２３でレベル調整しミキサ２２に入力するように構成したので、パワーアンプを内蔵するオーデオヘッドユニットであれば自由に交換することができる。 - 特許庁 - The operational amplifier 82-4 acts as a PMOS buffer type amplifier when a comparison signal of the comparator 90 inputted to a control terminal SI is "L", and acts as a push-pull type amplifier when the comparison signal is "H".
オペアンプ８２−４は、制御端子ＳＩに入力されるコンパレータ９０の比較信号が“Ｌ”の時に、PMOSバッファ型アンプとして動作し、比較信号が“Ｈ”の時に、プッシュプル型アンプとして動作する。 - 特許庁 - An output of a buffer amplifier 19 is connected to a control terminal of the first switching element 13 for controlling the supply current of the LED series connection circuit, while an output of a multiplexer 20 is connected to an input of the buffer amplifier.
そして、ＬＥＤ直列接続回路の通電電流を制御する第１スイッチング素子１３の制御端子に、バッファアンプ１９の出力を、該バッファアンプの入力にマルチプレクサ２０の出力を接続する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
