「buffer control」を含む例文一覧(2626)
＜前へ 1 2 .... 43 44 45 46 47 48 49 50 51 52 53 次へ＞- The memory system is comprised of an LSI 100 for memory control having a fault diagnosis part 102 confirming a malfunction situation of the memory bus, and a transfer control part 101 carrying out allocation of packet data to memory buses other than the malfunctioning memory bus, and memory modules 200(1), 200(2), etc. having buffer ICs 202 recognizing the malfunction state of the memory bus, and carrying out allocation.
メモリバスの故障状況を確認する故障診断部１０２及び故障したメモリバス以外のメモリバスに対し転送するパケットデータの割り付けを行う転送制御部１０１を有するメモリ制御用ＬＳＩ１００と、メモリバスの故障状況を認識し、前記割り付けを行うバッファＩＣ２０２を有するメモリモジュール２００（１）、（２）、…よりなるメモリシステムを構築した。 - 特許庁 - When a command transmitted from the host computer 220 is analyzed by a command analyzing part 303 to be an abnormality detection set value setting or reset/start command, and the abnormality detection set value setting or reset/start command is read out from a control command buffer 304 via a main control part 308, an abnormality detecting part 306 measures a passed time after that by using a timer 309.
異常検出部３０６は、コマンド解析部３０３によってホストコンピュータ２２０から送信されたコマンドが異常検出設定値設定、またはリセット／スタートコマンドであると解析され、制御コマンドバッファ３０４から主制御部３０８を介して異常検出設定値設定、またはリセット／スタートコマンドが読み出された場合に、その後の経過時間をタイマー３０９を用いて計測する。 - 特許庁 - The terminal device has a regenerated data buffer part 223 for buffering regenerated stream data for a predetermined amount, a regeneration resume control part for adjusting regeneration resume timing of the stream data, and a regeneration resume control part for controlling the resume of regeneration from data having a time stamp value of the identical time with data at the time of regeneration resume in the other terminal device, synchronizing with other terminal devices.
再生されたストリームデータを所定量だけバッファリングする再生済データバッファ部２２３と、上記ストリームデータの再生再開タイミングを調整する再生再開制御部と、上記他の端末装置と同期して上記他の端末装置における再生再開時のデータと同一時刻のタイムスタンプ値を有するデータから再生を再開させる制御を行う再生再開制御部とを具備する端末装置。 - 特許庁 - A DC bias means has: an adjusting voltage setting means for setting adjusting voltage for supplying optimal DC bias voltage to the external modulator; a control transistor which constitutes a constant current source for supplying the DC bias current to a terminal resistor connected in parallel with the external modulator; and a buffer amplifier which supplies fixed bias voltage based on the adjusting voltage to the control transistor.
直流バイアス手段は、前記外部変調器に最適な直流バイアス電圧を供給する調整電圧を設定する調整電圧設定手段と、直流バイアス電流を前記外部変調器に並列接続された終端抵抗に供給する定電流源を構成する制御用トランジスタと、前記調整電圧に基づく一定のバイアス電圧を、前記制御トランジスタに供給するバッファアンプとを有する。 - 特許庁 - A polling is executed by a DMA control part on the basis of a logical state of a flag, and a first pointer and a second pointer in a descriptor 1617 are read again by the DMA control part after finishing the polling, and the content of the descriptor is renewed before finishing the polling to allow the access of the data buffer 1609 different from the access of the last time just after the polling.
フラグの論理状態に基づいて上記ＤＭＡ制御部によりポーリングが行われ、ポーリングの終了後にそのディスクリプタ（１６１７）における第１ポインタ及び第２ポインタが上記ＤＭＡ制御部により再リードされ、上記ポーリングが終了する前に当該ディスクリプタの内容を更新することにより、ポーリング直後において、前回アクセスしたものと異なるデータバッファ（１６０９）のアクセスが可能とされる。 - 特許庁 - A display clock generating circuit 140 outputs a base signal when a value indicated by the time signal reaches a prescribed value, a display control circuit 150 provides image data stored in a frame buffer and renewed by a reception of the communication packet at a synchronizing frequency determined based on the standart signal, and a display displays the image data outputted from the display control means on a screen.
そして表示クロック生成回路１４０が、その時刻信号により示される値が所定値に達した際に基準信号を出力し、表示制御回路１５０がフレームバッファに記憶されてかつ通信パケットの受信により更新される画像データを、基準信号に基づいて定まる同期周波数で出力して、表示器１６０がこの表示制御手段から出力された画像データを画面上に表示する。 - 特許庁 - To provide a method and an apparatus for data exchange which decrease the rate of the occupation of a bus in actual data transfer, minimizes the overhead, and further facilitates priority control and exchange capacity expansion by addressing a data buffer through configuration (setting of address space) for a system equipped with a PCI bus.
ＰＣＩバスを備えるシステムにおいて、実際のデータ転送に対するバスの占有率の削減、オーバヘッドの最小化を図り、更にコンフィグレーション（アドレス空間の設定）によるデータバッファのアドレッシングにより優先制御及び交換容量の拡張が容易なデータ交換方法およびその装置を提供する。 - 特許庁 - The reproduction control part 28 controls timing when the picture signal and the audio signal are outputted from the first and the second buffer memories 18, 19 respectively and independently in accordance with a given command, and variably adjusts reproduction progress speed of at least either of the picture signal and the audio signal.
再生制御部２８は、与えられた指令に応じて、第１および第２のバッファメモリ１８，１９から前記画像信号および前記オーディオ信号を出力させるタイミングを各々独立に制御して前記画像信号および前記オーディオ信号のうち少なくとも一方の再生進行速度を可変調整する。 - 特許庁 - When a confidential printing request including printing data of PDL format is transmitted from a PC, the data transfer part 26 of a printing control part 25 transfers rasterize data generated in a rasterizer 22 to a printing requesting source or a PC designated in the printing request and erases rasterize data on a buffer in the printer.
ＰＣからＰＤＬ形式の印刷データを含む親展プリント要求が送られてくると、印刷制御部２５のデータ転送部２６は、ラスタライザ２２に生成されたラスタライズデータを印刷要求元あるいは印刷要求時に指定されたＰＣへ転送し、プリンタ内のバッファ上にあるラスタライズデータを消去する。 - 特許庁 - On the other hand, when picture data is supplied from the host PC 110, the picture data is supplied to the laser driver 19 through the buffer memory 36, a control part 16, a FIFO memory 34, and a drive pulse generating part 35, a laser beam corresponding to the picture data is irradiated, and a visible picture is formed on the thermosensitive plane of the optical disk D.
一方、ホストＰＣ１１０から画像データが供給された場合、その画像データがバッファメモリ３６、制御部１６、ＦＩＦＯメモリ３４および駆動パルス生成部３５を介してレーザドライバ１９に供給され、画像データに対応したレーザ光照射が行われ、光ディスクＤの感熱面に可視画像が形成される。 - 特許庁 - For a skip reproduction, a reproduction control information generator 25 provided in a client terminal 2 decides whether the position or the number of a multiplexed packet including a desired reproduction point, and an I-frame required for reproducing this desired point is contained in a receiving buffer of a multimedia information receiver 21.
スキップ再生をする際、先ず、クライアント端末２に設けた再生制御情報生成部２５が、マルチメディア情報受信部２１の受信バッファの中に、再生所望点および再生所望点を再生するために必要なIフレームを含む多重化パケットの位置あるいはパケット番号が含まれるか否かを判断する。 - 特許庁 - On receiving designation to the effect that a channel for transmitting a certain sound element data is determined from a presentation control means 91, the channel management means 92 determines a reproduction channel for transmitting sound element data on the basis of channel information about each channel stored in the channel information buffer memory 94b.
チャンネル管理手段９２は、あるサウンド要素データを送出するためのチャンネルを決定する旨の指示を演出制御手段９１から受けたときに、チャンネル情報バッファメモリ９４ｂに記憶されている各チャンネルについてのチャンネル情報に基づいて当該サウンド要素データを送出するための再生チャンネルを決定する。 - 特許庁 - A bus connection circuit 21 includes: a buffer 24 which detects an I2C terminal level on the peripheral component side; an SW25 which separates the peripheral component from an I2C bus of the whole system; an I2C failure detection control module 26; a Pull Up resistor 34 for checking whether or not the peripheral component side becomes a Hi-Z state; and a Pull Down resistor 35.
本発明のバス接続回路２１は、周辺部品側のI2C端子レベルを検出するバッファ２４と、周辺部品とシステム全体のI2Cバスとを切り離すＳＷ２５と、I2C故障検出制御モジュール２６と、周辺部品側がHi-Z状態になっているかを確認するためのPull Up抵抗３４と、Pull Down抵抗３５と、を備える。 - 特許庁 - A detecting means 7 is a mechanism having a function of temporarily storing data on the conduction situation within a prescribed time in a buffer so as not to erroneously detect such a state that the position control member 5 momentary separates from the fixing roller 1 due to the impact of paper-passing on the separation plate 3 as the occurrence of the entanglement of the recording paper S.
通紙等による分離板３への衝撃等によって、位置管理部材５が定着ローラ１から瞬間的に離間した状態を記録紙Ｓの巻き付き発生と誤検知しないように、検知手段７は、所定時間内の導通状況のデータを一時バッファに格納する機能を有する機構としてある。 - 特許庁 - Also, the device comprises a control buffer 18 adjusting gain of the first and the second gain variable amplifiers based on a differential signal from an comparison-computing element 16 outputting a differential signal of output of the first and the second rectifiers, and offset of the differential signal is adjusted based on a detected result of the differential signal from the comparison-computing element 16.
また、第１、第２の整流器の出力の差動信号を出力する比較演算器１６からの差動信号に基づき第１、第２のゲイン可変アンプのゲインを調整する制御バッファ１８を有し、比較演算器１６からの差動信号の検出結果に基づき当該差動信号のオフセットを調整する。 - 特許庁 - There are provided set items concerning an idle pin treatment in a memory table in a set storage section STMa for storing setting for input/output control for a signal in the input/output buffer BFa, whereby power supply electric potential Vdd and earth electric potential Vdd are applied to the fourth pin PN4 and the fifth pin PN5, both being idle pins.
そして、入出力バッファＢＦａでの信号の入出力制御の設定を記憶する設定記憶部ＳＴＭａ内のメモリテーブルに空きピン処理に関する設定項目を設けて、空きピンたる第４ピンＰＮ４および第５ピンＰＮ５に電源電位Ｖｄｄや接地電位ＧＮＤを与えられるよう構成する。 - 特許庁 - A driving circuit integrated type active matrix display device is equipped with a display panel, a controller IC 102 having a display memory 111, an output buffer 12 reading data out of the display memory and outputting them to a display panel part, and a controller 113 communicating with a host device and performing control.
駆動回路一体型のアクティブマトリクス型表示装置において、表示パネル部の外に、表示メモリ１１１と、表示メモリからデータを読み出し表示パネル部へ出力する出力バッファ１１２と、上位装置との通信並びに制御を司るコントローラ１１３と、を有するコントローラＩＣ１０２を備える。 - 特許庁 - Since data inputted into the terminal 1 of the input/output circuit 10 is outputted from the terminal 2 via an output circuit 223 from an input buffer 13 and a gate control part 22 of an input/output circuit 20, the input/output circuits 10 and 20 can be tested through program processing without going through the internal bus B.
そして、入出力回路１０の端子１に入力されたデータが入力バッファ１３および入出力回路２０のゲートコントロール部２２のセレクタ２２２から出力回路２２３を介して端子２から出力されるので、プログラム処理による内部バスＢを介することなく入出力回路１０，２０のテストが可能になる。 - 特許庁 - The transmission system changeover control section 111 controls a transmission frame generating section 102, a modulation section 103, a transmission wireless section 104 and an antenna multicoupler section 105 to instruct a buffer 101 to output transmission data for re-transmission when the revision of the transmission system is required according to the instruction from the transmission system changeover discrimination section 110.
送信方式切り替え制御部１１１は、送信方式切り替え部１１０からの指示に従い、送信方式の変更が必要な場合に送信フレーム作成部１０２、変調部１０３、送信無線部１０４、アンテナ共用部１０５を制御し、バッファ１０１に再送する送信データの出力を指示する。 - 特許庁 - A blood smear 2 stored in a specimen storage part 1 is dipped successively into methanol vessels 3a-3d and taken out, and then dipped into a mixed-liquid vessel 4 storing mixed liquid of phosphate buffer and a methanol and taken out, and then dipped into a methanol vessel 3 and taken out, by a conveyance part 6 controlled by a control part 7.
制御部７により制御される搬送部６は、標本収容部１に収容されている血液塗抹標本２を、メタノール槽３ａ〜３ｄに順次浸漬した後取り出し、次にリン酸緩衝液とメタノールの混合液を収容する混合液槽４に浸漬した後取り出し、次にメタノール槽３に浸漬した後取り出す。 - 特許庁 - The output buffer control signal generator 131 reduces a high frequency component included in communication waves of communication signals on shifting from dominant to recessive to prevent ringing of communication waves by gradually increasing impedance of the transistors 132 and 133 during one bit time of a communication signal representing dominant.
そして、出力バッファ制御信号生成部１３１は、ドミナントを表す通信信号の１ビット時間において、トランジスタ１３２，１３３のインピーダンスを徐々に高くすることにより、ドミナントからレセッシブへの変化時における通信信号の通信波形に含まれる高周波成分を低減して通信波形のリンギングを抑制する。 - 特許庁 - The latch circuit 14 latches data only when it receives the identical pulse 13, and transmits it to an output circuit 9, while the buffer circuit 15 connects the output circuit 9 electrically with a relay contact 10 to an object to be controlled only when it has received the signal from the AND circuit 5, and performs a control output.
ラッチ回路１４は照合一致パルス１３を受信した時のみデータをラッチして出力回路９に送信し、バッファ回路１５は上記ＡＮＤ回路５からの信号を受信した時のみ出力回路９と制御対象へのリレー接点１０とを電気的に接続して制御出力を行う。 - 特許庁 - To provide a broadcast receiver and a control method thereof suitable for practical use capable of attaining recording processing of broadcast contents of a recording and reproducing apparatus connected to a network with high reliability by preventing an output buffer from overflowing as much as possible.
この発明は、出力バッファがオーバーフローすることを極力防止して、ネットワークに接続された記録再生機器に対する放送コンテンツの記録処理を高い信頼性を持って実現することができ、実用化に好適する放送受信装置及びその制御方法を提供することを目的としている。 - 特許庁 - The karaoke data storage system comprises: a write buffer 12 in which a received karaoke data is temporarily stored; a first disk array system 14 for writing the karaoke data in a storing section with a RAID1 system; a second disk array system 15 for writing it in the storing section with a RAID5 system; and a storage control means 13 for controlling each disk array system.
受信したカラオケデータを一時的に格納する書き込みバッファ１２と、このカラオケデータを、ＲＡＩＤ１方式で記憶部に書き込む第１ディスクアレイシステム１４と、ＲＡＩＤ５方式で記憶部に書き込む第２ディスクアレイシステム１５と、各ディスクアレイシステムを制御するストレージ制御手段１３とを備える。 - 特許庁 - In a processing of adding a disk device 24 and changing the RAID level of a disk array 2, a control device 1 searches valid logical addresses according to a copy 35 of an address conversion table at a point of starting to change the RAID level and packs and collects data of the searched valid logical addresses in a read buffer 31 after a reconstruction.
制御装置１は、ディスク装置２４を追加してディスクアレイ２のレイドレベルを変更する処理で、レイドレベル変更開始時点のアドレス変換テーブル３２のコピー３５に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ３１に詰めて蓄積する。 - 特許庁 - By providing a buffer zone having specific arrangement of grooves between the control information area and the user information area and rectifying the flow of the dye solution when spin coating to uniformize the dye material layer even in the user area, an optical information recording medium is realized which can suppress the signal fluctuations of the recording signals in the user area.
管理情報領域とユーザー情報領域の間に特定のグルーブ配置を持つ緩衝領域を設けることにより、スピンコートでの色素溶液の流れを整流し、ユーザー領域の色素層を均一化して、ユーザー領域の記録信号の変動を抑制した光情報記録媒体を実現する。 - 特許庁 - Furthermore, the transmission queue and time calculation part 131 calculates the allowed time from the present time, the time information included in the packet, the predicted arrival time and time required for transmitting other packets, when temporal violation is recognized, a packet buffer control and exception packet processing part 121 transmits an exception packet corresponding to the temporal violation.
更に、送信キュー制御及び時間計算部１３１は、現在時刻とパケットに含まれる時刻情報と予測到達時間と他パケットの送信に要する時間とから許容時間を計算し、時間的な違反を認識すれば、パケットバッファ制御及び例外パケット処理部１２１はそれに対応する例外パケットを送信する。 - 特許庁 - The control circuit of a display unit equipped above a slot machine counts the number of medals dispensed every time winning a hit and stores the number in a buffer memory and initializes the stored data every time an out signal is inputted.
スロットマシンの上方に設けれらた表示ユニットの制御回路は、スロットマシンから大当たり信号が入力される前の状態では、通常処理ルーチンＡ２において、当たりが発生する毎に払い出されるメダル数を計数してバッファメモリに記憶すると共に、その記憶データをアウト信号の入力毎に初期化する動作を行う。 - 特許庁 - The active buffer device 10 comprises a variable displacement casing and a means for expanding the volume of the casing, and the casing is in fluid connection with a first tube array 31 between the control mechanism 5 and the sewer pipe 3 through a flow port 105 to induce the first tube array 31 to a sucking action.
この活動的なバッファ装置（１０）は、可変容積の筐体と、筐体の容積を拡張させる手段とを含み、第一のチューブ配列（３１）に吸引作用を誘起させるために、筐体が流通口（１０５）を通して制御機構（５）と下水パイプ（３）との間の第一のチューブ配列（３１）に流体連結される。 - 特許庁 - The reception section 14A receives packets from one network 20, the control section 100 temporarily stores data units corresponding to the packets in a buffer 110, outputs the data units in response to a jitter reduction capability of a destination terminal 31 to reduce the delay jitter and allows the transmission section 18B to transmit the resulting data units.
一方の網２０から受信部１４Ａは複数のパケットを受信し、制御部１００は、それらのパケットに対応するデータユニットをバッファ１１０に一時的に記憶し、送信先端末３１のジッタ削減能力に応じてデータユニットを出力して遅延ジッタを削減した後、これらのデータユニットを送信部１８Ｂに送信させる。 - 特許庁 - TAs(Terminal Adaptors) 2a, 2b use a data output timing adjustment section 218 to control read of bulk transfer data from a buffer 218a so that a frame synchronization character detected by a frame synchronization character detection section 216 is not divided into a plurality by a data transmission section 205 and not shared by network I/Fs 202a to 202c.
ＴＡ２ａ、２ｂは、データ出力タイミング調整部２１８により、フレーム同期キャラクタ検出部２１６で検出されたフレーム同期キャラクタが、データ送信部２０５において複数に分割されて網Ｉ/Ｆ２０２ａ〜２０２ｃに振り分けられないように、バッファ２１８ａからのバルク転送データの読み出しを制御する。 - 特許庁 - This device which receives data packets on a communication link is constituted so that an interface control unit 4 receives the data packets, decides the border mark of the data packets in response, and writes the data packets and border mark in a buffer memory 8 to form a logical link between the data packets and border mark.
通信リンク上でデータパケットを受信するための装置は、インタフェース−コントロールユニット４は、データパケットを受信し、これに応じて、データパケットの境界標識を判定し、データパケットおよび境界標識をバッファメモリ８に書き込み、データパケットと境界標識との間に論理リンクを形成するように実行される。 - 特許庁 - The packet communication equipment 103 directly reports the renewal of data in the case that the power source 104c of the information terminal is turned on and stores the packets in a data buffer 103a, turns on the power source of the information terminal 104 in a power source control part 103b and then transmits the database renewal information in the case that the power source is not turned on.
パケット通信装置１０３は、情報端末の電源１０４ｃが入っている場合は直接データの更新を通知し、入っていない場合はデータバッファ１０３ａにパケットを蓄積しておき、電源制御部１０３ｂで情報端末１０４の電源を立ち上げた後、データベース更新情報を伝達する。 - 特許庁 - The CPU 11 of this streamed-data repeater 10 is enabled to easily discriminate a packet whether the packet is a main signal data packet or control data packet by giving a function that stores packets one by one in a buffer 12 divided into a plurality of areas having a fixed size, by detecting the leading and last packets to a DMA controller 13 provided in the repeater 10.
ストリームデータ中継装置１０内のＤＭＡコントローラ１３に、パケットの先頭と最後を検出して、サイズを固定した複数の領域に分割したバッファ１２にパケット単位で格納する機能を持たせて、ＣＰＵ１１が主信号データのパケットか制御データのパケットかを容易に見分けることができるよう。 - 特許庁 - The operation of the switch B3 is inverted from the operations of the switches A2, C4, and the output buffer circuit generates two kinds of control signals comprising a noninverting signal "A" obtained from an output from a modulation circuit and an inverting signal "B" resulting from inverting the output from the modulation circuit by an inverting circuit 10 as signals for controlling the inverted operation.
スイッチＡ２とスイッチＣ４に対してスイッチＢ３は反転した動作を行い、この反転した動作を制御するための信号として、変調回路からの出力に対して正信号「Ａ」と、変調回路からの出力を反転回路１０で反転させた反転信号「Ｂ」の２種類の制御信号を生成する。 - 特許庁 - To reduce the capacity of a buffer memory and to execute a sufficient number of times of retry by setting the total number of times of retry with respect to a series of input/output requests in a disk control system where a disk controller and a disk device are connected through a bus for disk interface such as IDE and SCSI.
ディスク制御装置とディスク装置とをＩＤＥやＳＣＳＩ等のディスクインタフェース用バスを介して接続してなるディスク制御システムにおいて、一連の入出力要求に対してリトライ回数の総数を設定することで、バッファメモリの容量の低減化を図るとともに、リトライを充分な回数行なえるようにする。 - 特許庁 - Control is thus performed to properly vary the frequency of a reception-side decoding clock DCK even when the line uses a network where the variance in packet delay is always large and the data amount does not show a normal distribution, thereby evading an overflow and an underflow of the reception-side buffer 114.
このように制御することで、パケット遅延のばらつきが常時大きくてデータ量が正規分布を示さないネットワークを利用する回線の場合であっても、受信側の復号クロックＤＣＫの周波数を適切に変化させることができ、受信側のバッファ１１４におけるオーバーフローやアンダーフローが回避される。 - 特許庁 - The control part 1111 selects a queue for transferring data in a receiving packet from the multi-queue present in the memory 1103 based on information provided for the receiving packet present in the receiving buffer 1112, and divides the data in the packet to execute a process for transferring them to a predetermined storage location.
マルチキューＤＭＡ制御部１１１１は、受信用バッファ１１１２内に存在する受信パケットが備える情報にもとづいて、メモリ１１０３内に存在するマルチキューの中から、当該パケット内のデータを転送するためのキューを選択して、パケット内のデータを分割して、所定の記憶場所に転送する処理を行う。 - 特許庁 - The write control is configured to (a) store data, transferred according to a first write request, in the buffer and receive a write request for a data set following a first synchronization request, and (b) return a completion of processing of the first synchronization request after receiving the write request by use of the queuing function.
書込み制御は、（ａ）第１のＷｒｉｔｅ要求により転送されたデータをバッファに保管し、第１の同期要求に続くデータ群のＷｒｉｔｅ要求を受取り、（ｂ）キューニング機能を利用しＷｒｉｔｅ要求を受取った後に、第１の同期要求の処理の完了を返す。 - 特許庁 - The camera part 25 outputs the subject image data photographed at each prescribed time through a camera I/F 26 based on the successive photographing instruction, and the control part 20 temporarily stores the subject image data in the buffer memory of an RAM 20b, and updates the subject images at each prescribed time to display mirror images at a sub-display part 18.
カメラ部２５は、連続撮影命令に基づいて、所定時間毎に撮影した被写体画像データをカメラＩ／Ｆ２６を経由して出力すると、制御部２０はＲＡＭ２０ｂのバッファーメモリに一旦格納し、サブ表示部１８に被写体画像を所定時間毎に更新してミラー画像を表示する。 - 特許庁 - If the white blemish correction information is recorded in a flash memory 20d and the temperature of a CCD type image pickup element 13 is not less than a predetermined value, a control unit 20 uses the data of a pixels for correction to correct the data of pixels of the white blemish in an RAW system image data written into a buffer memory 16.
フラッシュメモリ２０ｄに白キズ補正情報が記録されており、且つＣＣＤ型撮像素子１３の温度が所定値以上である場合、制御部２０は、バッファメモリ１６に書き込まれたＲＡＷ形式の画像データ中の白キズにかかる画素のデータを補正用画素のデータを用いて補正する。 - 特許庁 - When a reset operation or a power-off operation is performed from a control panel (or a host computer) (902), a job stored in a page buffer is recognized according to a job management table (905), and the transmission source (host computer) of the print job stored in the table is notified that the print job is to be eliminated (canceled) (908).
操作パネル（またはホストコンピュータ）からリセット操作または電源オフ操作が行なわれると（９０２）、ページバッファに格納されたジョブをジョブ管理テーブルにより認識し（９０５）、該テーブルに格納されている印刷ジョブの送信元（ホストコンピュータ）に、当該印刷ジョブが削除（キャンセル）されることを通知する（９０８）。 - 特許庁 - Before a bit map image bit map developed to a band memory secured on a work buffer memory 105 of a RAM part is transferred to a recording part 110 for recording the bit map image, a video signal control circuit 111 transmits the number of offset lines which become white parts in the band and the number of lines to be printed to a controller in the recording part 110.
ビデオ信号制御回路１１１がＲＡＭ部のワークバッファメモリ１０５上に確保されるバンドメモリにビットマップ展開されるビットマップイメージの記録部１１０への転送前に、該バンド中で白地となるオフセットライン数と印刷されるライン数を記録部１１０内のコントローラにあらかじめ送信する構成を特徴とする。 - 特許庁 - Initialization commands (NR) given from a command input buffer 2 are decoded, initialization operation mode indicating signals are generated by an initialization command decoding circuit 3a, when all of these initialization operation mode indicating signals are made active states in the prescribed sequence, a normal command decoding circuit 3b is activated by an initial setting control circuit 3c.
コマンド入力バッファ（２）から与えられる初期化コマンド（ＮＲ）をデコードし、初期化動作モード指示信号を初期化コマンドデコード回路（３ａ）から発生し、この初期化動作モード指示信号が所定のシーケンスですべて活性状態とされたときに、初期設定制御回路（３ｃ）により、通常コマンドデコード回路（３ｂ）を能動化する。 - 特許庁 - In this image formation device having a controller part 1 that processes image data from a host 28 and carrys out a sequence control and a plurality of expansion slots 6-8 connected to the same system bus as the code ROM 4 that stores the program for the controller part 1, all the expansion slots 6-8 are connected through one buffer 10.
ホスト２８からの画像データ処理、シーケンス制御を行うコントローラ部１を有し、該コントローラ部１のプログラムを格納するコードＲＯＭ４と同一システムバスに接続される複数の拡張スロット６〜８を有する画像形成装置において、全ての拡張スロット６〜８を１つのバッファ１０を介して接続する。 - 特許庁 - The data driving integrated circuit device includes a gamma decoding section which receives differential gamma data transmitted from a timing control section 500 at its input and decodes and outputs the data, a digital/analog conversion section which converts the decoded differential gamma data into an analog voltage value, and a buffer section which amplifies and outputs the analog voltage value.
データ駆動集積回路装置は、タイミング制御部５００から伝えられる差動ガンマデータを入力に受けてデコーディングして出力するガンマデコーディング部、前記デコーディングされた差動ガンマデータをアナログ電圧値に変換するデジタル／アナログ変換部、及び前記アナログ電圧値を増幅して出力するバッファー部を含む。 - 特許庁 - The processing part 132 determines whether or not the acquired data are valid in byte unit, generates an identifier thereof, make an internal buffer memory 122 retain the both in association with each other, and provides a control signal for requesting an operation start to a word/byte transformation processing part 151 every processing of data in burst unit.
識別子処理部１３２は、取得したデータが有効であるか否かをバイト単位で判定し、識別子を生成し、互いに関連付けて内部バッファメモリ１２２に保持させ、バースト単位のデータを処理する毎に、動作開始を要求する制御信号をワード／バイト変換処理部１５１に供給する。 - 特許庁 - The sequence control system 1 is provided with a unit sequence 13 carrying out a series of operations from an operation start to an operation finish of a unit, and an operation scheduler 11 having the unit sequence 13 carry out operations so as to conform to completion conditions of the unit in accordance with operation schedule data stored in a data buffer 12x.
シーケンス制御システム１は、ユニットの運転開始から運転終了までの一連の動作を実行するユニットシーケンス１３と、データバッファ１２ｘに記憶された運転スケジュールデータに従って、当該ユニットの完了条件に適合するようにユニットシーケンス１３の動作を実行させる運転スケジューラ１１とを備える。 - 特許庁 - A flow control part 5 monitors occurrence of passing of a packet from the order of transfer from a packet buffer part and the order of notifications from the intrusion detecting part and in a case where the passing occurs, the packet ID and the session ID are not transmitted until receiving intrusion determination results of all packets received before the relevant packet.
フロー制御部５は、パケットバッファ部からの転送の順序と侵入検出部からの通知の順序とから、パケットの追い越しの発生を監視し、発生している場合は、当該パケットより前に受信した全てのパケットの侵入判定結果を受信するまではパケットIDとセションIDを送信しない。 - 特許庁 - If the recording medium that is composed of semiconductor devices, which has low access speed information, is mounted on an imaging device and the amount of buffer memory occupation of image data is equal or more than a prespecified value, the imaging device changes camera operation control to reduce the amount of data to be recorded and continuously perform imaging and recording operations.
低速のアクセス速度情報を有する半導体素子よりなる記録媒体が装着された場合、バッファメモリの画像データによる占有量が予め定めた値以上となる場合には、カメラ動作の制御を変更することで、記録するデータ量を抑え、継続した撮影及び記録の動作を可能とされた撮像装置。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
