「buffer device」を含む例文一覧(3014)
＜前へ 1 2 .... 6 7 8 9 10 11 12 13 14 .... 60 61 次へ＞- This buffer stop device is provided with a guard member 24 attached to the buffer stop plate 14, when the buffer stop plate is erected, fixed and extended downward from the buffer stop plate 14, and preventing an obstacle from getting into a displacement path from an erected position to a laid position of the buffer stop plate.
車止め板１４に取り付けられ、車止め板が起立状態とされたときに、当該車止め板１４から下方へ伸張された状態で固定され、当該車止め板の起立位置から伏臥位置への変位経路に障害物が入り込むのを防止するガード部材２４を備える。 - 特許庁 - IMPACT BUFFER MEMBER, METHOD OF ABSORBING IMPACT OF ELECTRONIC DEVICE USING THE SAME AND ELECTRONIC DEVICE USING THEM
衝撃緩衝部材、それを用いた電子機器の衝撃緩衝方法およびそれらを用いた電子機器 - 特許庁 - The device and method can be implemented in a data buffer of a data storage device.
たとえば、この機器および方法は、データ記憶装置のデータバッファにおいて実現されることが可能である。 - 特許庁 - This device has structure that with the two valves opened, the hydraulic buffer and the pressure governing device are intercommunicated.
これら両弁が開いた状態で油圧式緩衝器と調圧装置３とが連通する構造とした。 - 特許庁 - METHOD FOR HIERARCHICAL BUFFER SYSTEM TO SHARED DATA BUS, INTEGRATED CIRCUIT DEVICE, AND PROCESSOR DEVICE
共用データ・バスに対する階層的バッファ・システムのための方法、集積回路デバイス、およびプロセッサ・デバイス - 特許庁 - CONTROL METHOD FOR RECEIVING BUFFER IN VOICE PACKET DATA RECEIVING DEVICE, AND VOICE PACKET DATA RECEIVING DEVICE
音声パケットデータ受信装置における受信バッファの制御方法および音声パケットデータ受信装置 - 特許庁 - FREQUENCY MULTIPLIER, DATA OUTPUT BUFFER OF SEMICONDUCTOR DEVICE, SEMICONDUCTOR DEVICE, AND MULTIPLICATION METHOD OF CLOCK FREQUENCY
周波数逓倍器、半導体装置の出力バッファ、半導体装置、およびクロック周波数の逓倍方法 - 特許庁 - SEMICONDUCTOR DEVICE, OUTPUT CIRCUIT AND METHOD FOR CONTROLLING INPUT/OUTPUT BUFFER CIRCUIT IN SEMICONDUCTOR DEVICE
半導体装置、出力回路、及び、半導体装置における入出力バッファ回路の制御方法 - 特許庁 - To perform efficient ring buffer control in a disk drive device having a nonvolatile semiconductor memory device.
不揮発性半導体メモリ装置を有するディスク・ドライブ装置において、効率的なリング・バッファ制御を行う。 - 特許庁 - To provide a memory device having a small clock buffer in which low electric power can be achieved by controlling on/off of the small clock buffer.
スモールクロックバッファをオン／オフ制御して低電力を実現することができるスモールクロックバッファを備えるメモリ装置を提供すること。 - 特許庁 - Here, the transmission buffer 121 has a higher transmission data recording/reproducing speed to the transmission buffer than the secondary memory device 122.
そして、送信バッファ１２１は、当該送信バッファに対する送信データの記録再生速度が二次記憶装置１２２よりも高速である。 - 特許庁 - The memory allocation device includes a buffer allocation information output module 511, a buffer memory range determination module 522, and a processing module 524.
メモリ割り当て装置は、バッファ割り当て情報出力モジュール５１１とバッファメモリ範囲決定モジュール５２２と処理モジュール５２４を具備する。 - 特許庁 - The memory system includes a first buffer, at least one first memory device to be connected to the first buffer, and a plurality of signal lines.
メモリシステムは、第１バッファ、前記第１バッファに連結される少なくとも一つの第１メモリ装置及び複数の信号線を備える。 - 特許庁 - A buffer monitoring part 104 has a command table 206, a buffer transfer counter device 207, a timer 209 and a time comparison table 208.
バッファ監視部１０４はコマンドテーブル２０６と，バッファ転送カウンタ装置２０７と，タイマ２０９と，時間比較テーブル２０８とを有している。 - 特許庁 - Pixel string data recorded in the buffer memory 24 is transferred to a host device 200.
バッファメモリ２４に記録されたピクセル列データは、ホスト装置２００に転送される。 - 特許庁 - TERNARY NITRIDE-BASED BUFFER LAYER OF NITRIDE-BASED LIGHT-EMITTING DEVICE AND FORMING METHOD OF THE LAYER
窒化物系発光装置の三重窒化物系バッファ層及び該層の製造方法 - 特許庁 - ADDRESS OPENING METHOD, AND COMMON BUFFER DEVICE FOR ATM EXCHANGE SYSTEM USING THE METHOD
アドレス開放方法及び、これを用いるＡＴＭ交換システムの共通バッファ装置 - 特許庁 - To provide a multiplexing device that effectively uses a buffer and improves impartiality between traffic flows.
バッファの有効利用とトラヒックフロー間の公平性を改善した多重化装置。 - 特許庁 - To provide a compact output device of a simple structure with buffer function.
構造を簡単にしたコンパクトな緩衝機能付き出力装置を提供すること。 - 特許庁 - BUFFER SOLUTION FOR PROTEIN FRACTIONATING DEVICE AND METHOD FOR FRACTIONATING PROTEIN USING THE SAME
タンパク質分画デバイス用緩衝液およびそれを用いるタンパク質の分画方法 - 特許庁 - To provide an image forming device for suppressing the use amount of a run buffer to the minimum.
ランバッファの使用量を最小限におさえる画像形成装置を提供する。 - 特許庁 - This device semiconductor memory is provided with a programming resister, an input buffer control circuit, and a chip selection circuit.
プログラミングレジスタ、入力バッファ制御回路及びチップ選択回路を具備する。 - 特許庁 - The fluorine gas generation device 50 includes a fluorine gas generation section 1 and a buffer tank 2.
フッ素ガス発生装置５０はフッ素ガス発生部１およびバッファタンク２を含む。 - 特許庁 - SWITCHING SYSTEM, MANAGEMENT SYSTEM, TRANSMISSION PATH TERMINATING DEVICE AND BUFFER CAPACITY ALLOCATION METHOD
スイッチングシステム，管理システム，伝送路終端装置およびバッファ容量割り当て方法 - 特許庁 - OUTPUT BUFFER CIRCUIT OF SOLID-STATE IMAGING DEVICE AND SOLID-STATE IMAGING APPARATUS USING IT
固体撮像素子の出力バッファ回路およびこれを用いた固体撮像装置 - 特許庁 - BUFFER CIRCUIT BLOCK AND DESIGN METHOD FOR SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE THE SAME
バッファ回路ブロック及びこれを用いた半導体集積回路装置の設計方法 - 特許庁 - In the piezoelectric device, a buffer wire (64) is formed on a part of the connection electrode.
そして圧電デバイスは、接続電極の一部にバッファ配線（６４）を形成する。 - 特許庁 - DIFFERENTIAL OUTPUT BUFFER CIRCUIT AND SEMICONDUCTOR DEVICE HAVING THE SAME
差動出力バッファ回路及び差動出力バッファ回路を有する半導体装置 - 特許庁 - To provide a semiconductor device 36 having an upper part layer 14 and a buffer layer 10.
上部層１４とバッファ層１０を有する半導体デバイス３６を提供する。 - 特許庁 - SOFT-BUFFER HANDLING METHOD FOR CARRIER AGGREGATION, AND COMMUNICATION DEVICE RELATED TO THE METHOD
キャリア・アグリゲーションのためにソフト・バッファを扱う方法、及び関連する通信装置 - 特許庁 - To provide a communication device for reducing capacity of a buffer storing a DL sub-frame.
DLサブフレームを格納するバッファの容量を削減した通信装置を提供する。 - 特許庁 - The flash memory device includes the flash memory and the buffer memory.
本発明は、フラッシュメモリとバッファメモリを内蔵したフラッシュメモリ装置に関するものである。 - 特許庁 - To provide a voice memory storage device in which the size of a buffer memory is reduced.
バッファメモリの小型化を図ることができる音声メモリ格納装置を提供する。 - 特許庁 - A memory bank of small size is allocated to a master device requiring a small buffer and a memory bank of large size is allocated to a master device requiring a large buffer.
小さなバッファを要求するマスタ装置には小さな大きさを有するメモリバンクが割り当てられ、大きなバッファを要求するマスタ装置には大きなメモリバンクが割り当てられる。 - 特許庁 - When a trigger is inputted from a processing device 52, the content of the first buffer 4a is transferred to the second buffer 4b, written thereon, and simultaneously set on a device 4c.
処理装置５２からトリガが入力されると、第１のバッファ４ａの内容が第２のバッファ４ｂに転送されて書き込まれると同時にデバイス４ｃに設定される。 - 特許庁 - The piston device 1 insertable in a hollow cylinder 5 is provided with a radial buffer element 35 to buffer the motion of the piston device 1 relative to the hollow cylinder 5.
中空シリンダ５に挿入可能なピストン装置１に、半径方向緩衝素子３５を備えることにより、中空シリンダ５に対してピストン装置１の運動を緩衝する。 - 特許庁 - An output voltage variable buffer 1 transmits a signal to a decision voltage variable buffer 5 via a variable impedance device 2, a signal transmission path 3 and a variable impedance device 4.
出力電圧可変バッファ１は、インピーダンス可変器２、信号伝送路３、インピーダンス可変器４を経由して判定電圧可変バッファ５に信号を送信する。 - 特許庁 - The communication control section 13 makes the peripheral device 20 inquired at the communication control section 23 about the size of the buffer 24 in accordance with rewriting request from the external device 1 and compares the resulting size of the buffer 24 with the size of the buffer 14, and responds the smaller buffer size to the rewriting request.
外部装置１からの書換要求に対し、通信制御部１３は、周辺装置２０にバッファ２４の大きさを通信制御部２３に問い合わせ、その結果であるバッファ２４の大きさとバッファ１４の大きさとを比較し、小さいバッファサイズを書換要求に対して返答する。 - 特許庁 - The pitch adjusting method of a buffer tray including a plurality of pairs of unit buffer trays for storing a semiconductor device includes: adjusting a first pitch between the pairs of unit buffer trays by a first driving part 110; and adjusting a second pitch between first unit buffer trays and second unit buffer trays in the pairs of unit buffer trays by a second driving part 140.
半導体装置を収納するための多数対の単位バッファトレイを含むバッファトレイのピッチ調節方法において、単位バッファトレイ対間の第１ピッチは第１駆動部１１０によって調節され、単位バッファトレイの対内で第１単位バッファトレイと第２単位バッファトレイとの間の第２ピッチは第２駆動部１４０によって調節されることができる。 - 特許庁 - The input buffer of the synchronous semiconductor memory device includes a differential amplifier input buffer and a low current input buffer and operates the differential amplifier input buffer in a normal mode and operates the low current input buffer in the self-refreshing mode, whereby the current flowing to the input buffer in the self-refreshing mode can be reduced.
差動増幅器型入力バッファーと低電流型入力バッファーを具備して、ノーマルモードでは、前記差動増幅器型入力バッファーを動作させ、セルフリフレッシュモードでは、前記低電流型入力バッファーを動作させることによって、セルフリフレッシュモードで入力バッファーに流れる電流を減少させることができる同期型半導体メモリ装置の入力バッファー。 - 特許庁 - The broadcast reproduction device 2 determines a failure of the write buffer 14 and underflow of the read buffer 15 from a relationship between IO latency of the last recording program data to the external storage 3, and free space in the write buffer 14 and the read buffer 15.
放送再生装置２は、直前の記録用番組データの外部ストレージ３に対するＩＯレイテンシと、ライトバッファ１４及びリードバッファ１５における空き容量との関係から、ライトバッファ１４の破綻及びリードバッファ１５のアンダーフローを判別する。 - 特許庁 - First soft buffer members such as gel are disposed at the four corners of a roughly rectangular device 30, and a pair of thin and long second buffer members 12 harder than the first buffer members are disposed on the long-side end of the device 30.
略矩形状のデバイス３０の四隅部にゲル等の軟質の第１緩衝部材１１と、デバイス３０の長辺の側端部に第１緩衝部材１１より硬質の細長い１対の第２緩衝部材１２を配置する。 - 特許庁 - BUFFER MEMORY MANAGING DEVICE, BUFFER MEMORY MANAGING METHOD AND COMPUTER READABLE RECORDING MEDIUM IN WHICH PROGRAM TO MAKE COMPUTER IMPLEMENT THE SAME METHOD IS RECORDED
バッファメモリ管理装置、バッファメモリ管理方法、およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体 - 特許庁 - To provide an information recording and reproducing device capable of reducing the occurrence frequency of buffer overrun by improving the utilizing efficiency of a buffer area.
バッファエリアの使用効率を向上させてバッファオーバラーランの発生頻度を低減することのできる情報記録再生装置を提供する。 - 特許庁 - To reuse an area of a buffer memory having not been used by occurrence of a soft error, in a device using the buffer memory.
バッファメモリを用いた装置において、ソフトエラーの発生によって使用されなくなったバッファメモリの領域を再度使用することを目的とする。 - 特許庁 - To avoid the cancellation of a shuttle frame received from a base station device when a receive buffer or a transmission buffer is in a saturated state.
受信バッファや送信バッファが飽和状態であることによって基地局装置から受信した折り返しフレームが破棄されることを回避する。 - 特許庁 - Secondarily, notches are formed in a buffer layer which supports the electrode 94 of the thin film active device so as to divide the stress added to the buffer layer.
第２に、薄膜アクティブ素子の電極９４を支持するバッファ層に、バッファ層に加わる応力を分断するための切り込みを設ける。 - 特許庁 - A semiconductor memory device is characterized in that it is provided with a memory cell array, a row address buffer, a column address buffer, a write protection circuit, and a column decoder.
メモリセルアレイ、ローアドレスバッファ、カラムアドレスバッファ、書込み保護回路、及びカラムデコーダを備えることを特徴とする半導体メモリ装置である。 - 特許庁 - The recording and reproducing device 14 stops writing voice data into the ring buffer a21, writes and stores following voice data in a ring buffer b22.
録音再生装置１４は、リングバッファａ２１への音声データの書き込みを停止し、引続く音声データをリングバッファｂ２２に書き込み記憶させる。 - 特許庁 - A frame buffer unit 25 retains the produced frames and a frame transmission control unit 26 sends the frame of the frame buffer unit 25 to a network control device 15.
フレームバッファ部２５は、生成されたフレームを保持し、フレーム送信制御部２６は、フレームバッファ部２５のフレームをネットワーク制御装置１５に送る。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
