「buffer device」を含む例文一覧(3014)
＜前へ 1 2 .... 46 47 48 49 50 51 52 53 54 .... 60 61 次へ＞- In the processing of expanding the storage capacity of a disk array 2 by adding a disk device 24, a control device 1 searches valid logical address in response to a copy 35 of an address translation table 32 at the start time of the storage capacity expansion and accumulates the searched valid logical address data by packing into a write buffer 31 following a restructuring.
制御装置１は、ディスク装置２４を追加してディスクアレイ２の記憶容量を拡張する処理で、記憶容量拡張開始時点のアドレス変換テーブル３２のコピー３５に従って有効な論理アドレスを検索し、その検索した有効な論理アドレスのデータを再構築後の書き込みバッファ３１に詰めて蓄積する。 - 特許庁 - The video RAM 604 of a display controller 483 is provided with an area 615 for a unit frame wherein drawing data are prepared by a VDP 583, and the prepared drawing data are transferred via a signal route SC1 for drawing signals to an image processing device 606 and stored in a buffer 614 for a device.
表示制御装置４８３のビデオＲＡＭ６０４にはＶＤＰ５８３によって描画データが作成される単位フレーム用エリア６１５が設けられており、この作成された描画データは描画信号用の信号経路ＳＣ１を通じて画像処理デバイス６０６に転送されてデバイス用バッファ６１４に格納される。 - 特許庁 - The allocation process is provided with a process for securing a fixed size of memory area on the shared memory in every USB port, and a process for setting the buffer area of the pipe requested to transfer the data as to a USB device, in the fixed size of memory area secured as to the USB port connected to the USB device.
前記割り当てる工程は、ＵＳＢポートごとに共有メモリ上の固定サイズのメモリ領域を確保する工程と、ＵＳＢデバイスが接続されたＵＳＢポートについて確保した前記固定サイズのメモリ領域に、当該ＵＳＢデバイスに関してデータ転送要求のあったパイプのバッファ領域を設定する工程と、を備える。 - 特許庁 - To provide a surface mounting mold package semiconductor device making one die pad and miniaturized to reduce a die pad area and the number of outside terminals by forming an oscillation transistor element and a buffer amplication transistor element on a semiconductor substrate to make one chip and an oscillator provided with the semiconductor device.
半導体基板に発振用トランジスタ素子とバッファアンプ用トランジスタ素子とを形成して１チップ化することによりダイパッドを１つとし、ダイパッド面積と外部端子数が削減されて小型化された表面実装型モールドパッケージ半導体装置及びその半導体装置を備える発振器を提供すること。 - 特許庁 - Further, the speech switching device comprises a sound switching unit (32), which selects one of the first sound signal from the first input buffer unit (16) and the second sound signal from the second input buffer unit (20) and switches the first sound signal to the second sound signal, and one sound decoder (36) which decodes the sound signal from the sound switching unit (32).
音声切換装置は、更に、前記第１の入力バッファ部（１６）からの第１の音声信号及び第２の入力バッファ部（２０）からの第２の音声信号のうち１つの音声信号を選択するとともに、第１の音声信号から第２の音声信号への切換を行う音声切換部（３２）と、前記音声切換部（３２）からの音声信号を復号する１つの音声デコーダ部（３６）と、を含む。 - 特許庁 - To provide a video telephone device wherein, even when packet data arrives continuously after a jitter has been generated in a network, a receiving buffer is hard to overflow, a delay in a display image generated by displaying the packet data arriving to be later than an ordinary timing is prevented and dynamic picture image data received after the receiving buffer has become empty due to the jitter can be displayed normally without being destroyed.
ネットワークにジッタが発生した後に連続してパケットデータが到達した場合であっても受信バッファがオーバーフローしにくく、このように通常のタイミングよりも遅れて到達したパケットデータを表示することで生じる表示画像の遅延を防止し、またジッタにより受信バッファが空となった後に受信した動画像データを破棄することなく正常に表示可能なテレビ電話装置を提供する。 - 特許庁 - This digital data file ciphering device is constituted so that highly ciphered digital data and a ciphering key are received and stored, the stored ciphered digital data are deciphered by using the ciphering key, the deciphered digital data are stored in a buffer 124 in each prescribed unit, and the digital data outputted from the buffer 124 are ciphered to a low level and downloaded to a digital data player 130 or a storage medium 140.
ハイレベルに暗号化されたデジタルデータ及び暗号化キーを受信して貯蔵し、貯蔵された暗号化デジタルデータを暗号化キーを用いて解読し、解読されたデジタルデータを所定単位にバッファ１２４に貯蔵し、バッファ１２４から出力されるデジタルデータをローレベルに暗号化して、デジタルデータプレーヤ１３０又は貯蔵媒体１４０にダウンロードし得るようにデジタルデータファイルの暗号化装置を構成する。 - 特許庁 - In the information recording and reproducing device to form the ring buffer area in which an information signal is circularly recorded and reproduced and a storage area in which the information signal is perpetually stored on the recording medium, a position where the information signal exists is defined as an extension area of the ring buffer area according to a deleting instruction to delete the information signal recorded in the storage area.
循環して情報信号の記録及び再生が為されるリングバッファ領域とね永続的に情報信号が保存される保存領域とを記録媒体上に形成させる情報記録再生装置において、上記保存領域に記録されている情報信号を消去すべき消去指令に応じて、この情報信号の存在位置を上記リングバッファ領域の拡張領域とする。 - 特許庁 - This reproducing apparatus includes: a graphic processing unit GPU 105 for generating a video signal displayed on a display device and performing the high image quality processing; and a processor for writing data of one frame of decoded video data to a back buffer area of the memory and performing the processing of synthesizing image data with the data written to the back buffer area when the high image quality processing is not performed to the decoded video data.
表示装置に表示される映像信号を生成すると共に、高画質化処理を実行するグラフィックプロセッシングユニットＧＰＵ１０５と、復号されたビデオデータに対して高画質化処理を行わない場合、復号されたビデオデータの１フレームのデータをメモリのバックバッファ領域に書き込み、バックバッファ領域に書き込まれたデータに対して画像データを合成する処理を実行するプロセッサを具備する。 - 特許庁 - An electronic device 100 is composed of a substrate 11 formed of silicon, a first buffer layer 12 and a second buffer layer 13 laminated by being epitaxially grown in order on a film forming surface of the substrate 11 and having a fluorite structure, a first oxide electrode layer 14 having a laminar perovskite structure, and a second oxide electrode layer 15 having a simple perovskite structure.
本発明に係る電子デバイス用基体１００は、シリコンからなる基板１１と、基板１１の被成膜面上に順にエピタキシャル成長して積層された、フルオライト構造を有する第一バッファ層１２及び第二バッファ層１３、層状ペロブスカイト構造を有する第一酸化物電極層１４、および単純ペロブスカイト構造を有する第二酸化物電極層１５とから構成されている。 - 特許庁 - The NAND flash memory device includes: a cell array including a plurality of pages; a page buffer storing program data of the plurality of pages; a data storage circuit providing program verification data to the page buffer; and a control unit programming the plurality of pages without program verification operation and performing a program verification operation on the plurality of pages by using the program verification data.
本発明によるＮＡＮＤフラッシュメモリ装置は、複数のページを有するセルアレイと、前記複数のページのプログラムデータを格納するページバッファと、プログラム検証データを前記ページバッファに提供するためのデータ格納回路と、プログラム検証動作なしに前記複数のページをプログラムし、前記プログラム検証データを用いて前記複数のページに対するプログラム検証動作を行うための制御ユニッと、を含む。 - 特許庁 - An output adjustment value of an adjustment value control logic which outputs the most suitable impedance adjustment value in accordance with the impedance variance of a buffer due to temperature changes during operation of the device is collated with an already set impedance adjustment value, and the collation result is used as a prediction report to control the use of a line including the related buffer, thereby avoiding the occurrence of a fault in the line.
装置稼動中の温度変化によるバッファのインピーダンス変動に追随して、最適なインピーダンス調整値を出力する調整値制御論理の出力調整値と、既に設定されているインピーダンス調整値を照合し、その照合結果を予兆報告として利用して、関係するバッファが含まれる線路の使用を制御することで、当該線路の障害発生を回避する。 - 特許庁 - In a terminal device comprising a transport processing section and an application processing section, the transport processing section stores prescribed data received from the application processing section in a transmission buffer and transmits the stored prescribed data on the basis of prescribed flow control, and the application processing section transmits prescribed data to the transport processing section in accordance with empty capacity of the transmission buffer reported by the transport processing section.
端末装置がトランスポート処理部とアプリケーション処理部とを具備する端末装置において、トランスポート処理部が、アプリケーション処理部から受信した所定のデータを送信バッファに蓄積し、蓄積された所定のデータを所定のフロー制御に基づいて送信し、アプリケーション処理部が、トランスポート処理部によって通知された送信バッファの空き容量に応じて、所定のデータをトランスポート処理部に送信する。 - 特許庁 - In this terminal device having a transport processing part and an application processing part, the transport processing part stores the prescribed data received from the application processing part in the transmission buffer and transmits the stored prescribed data on the basis of prescribed flow control, and the application processing part transmits the prescribed data to the transport processing part according to the free capacity of the transmission buffer notified by the transport processing part.
端末装置がトランスポート処理部とアプリケーション処理部とを具備する端末装置において、トランスポート処理部が、アプリケーション処理部から受信した所定のデータを送信バッファに蓄積し、蓄積された所定のデータを所定のフロー制御に基づいて送信し、アプリケーション処理部が、トランスポート処理部によって通知された送信バッファの空き容量に応じて、所定のデータをトランスポート処理部に送信する。 - 特許庁 - The semiconductor device 1 has a multilayer film structure composed of: a semiconductor substrate 1; a buffer layer 2 formed on the semiconductor substrate; the electron traveling layer 3 formed on the buffer layer; a spacer layer 4 formed on the electron traveling layer; an electron supply layer 5 formed on the spacer layer; a barrier layer 6 formed on the electron supply layer; and a cap layer 7 formed on the barrier layer.
半導体基板１と、この半導体基板上に形成されたバッファ層２と、このバッファ層上に形成された電子走行層３と、この電子走行層上に形成されたスペーサ層４と、このスペーサ層上に形成された電子供給層５と、この電子供給層上に形成されたバリア層６と、このバリア層上に形成されたキャップ層７とからなる多層膜構造を備えている。 - 特許庁 - The optical disk recording and reproducing device which is connected to a computer system by a USB cable and is equipped with a RAM for buffer once stored with the recording signals outputted from the computer system detects whether the unrecorded recording signals remain in the RAM for buffer or not when the USB cable is pulled off during the recording operation and the recording operation to the disk is continued while the unrecorded recording signals remain.
コンピューター装置とＵＳＢケーブルにて接続されているとともに前記コンピューター装置より出力される記録信号が一旦記憶されるバッファ用ＲＡＭを備えた光ディスク記録再生装置において、記録動作中にＵＳＢケーブルが引き抜かれたとき、前記バッファ用ＲＡＭに未記録信号が残っているか否かを検出し、未記録信号が残っている間ディスクへの記録動作を続ける。 - 特許庁 - This information encoding device is equipped with a ring buffer 10, to which (n)-bit data including a terminating code can be inputted in parallel, n/2 number of convolutional encoding circuits which perform convolutional encoding of the bits of even-numbered inputted data of the ring buffer 10, and multiplexers 17 to 19 which input the bits generated by the respective convolutional encoding circuits and outputs them sequentially serial.
本発明の情報符号化装置は、終結符号を含むｎビットのデータをパラレルに入力可能なｎビット(０〜ｎ−１)のリングバッファ１０と、リングバッファ１０の偶数番に入力されたデータのビットに対し畳込み符号化を行うｎ／２個の畳込み符号化回路１１〜１６と、各畳込み符号化回路により生成されたビットをパラレルに入力し、順次シリアルに出力するマルチプレクサ１７〜１９とを備える。 - 特許庁 - In this serial ATA type interface device, an S-ATA bridge 10 connected to the host system 2 via a serial ATA bus 4 is provided with a shadow register 11 storing commands and a buffer memory 12 accessible from an HDC 20.
シリアルＡＴＡ方式のインターフェース装置において、シリアルＡＴＡバス４を介してホストシステム２に接続されたＳ−ＡＴＡブリッジ１０は、コマンドを格納するシャドーレジスタ１１及びＨＤＣ２０のアクセスが可能なバッファメモリ１２を有する。 - 特許庁 - Therefore, a microcomputer 11 of the voice guide device 10 retrieves and acquires the voice data stored in the voice data buffer 12 according to the number of times of the pushing operation by the user, and outputs again by the voice the acquired voice data from a speaker 13.
これにより、音声案内装置１０のマイクロコンピュータ１１は、ユーザの押下操作回数に応じて、音声データバッファ１２に記憶されている音声データを検索して取得し、同取得した音声データをスピーカ１３から再度音声出力する。 - 特許庁 - In the semiconductor light-emitting device, a structure in which GaN thick films 106 are laminated on the first substrate in which a GaN low- temperature buffer layer 102, a GaN layer 103 and a selective growth mask 104 composed of SiO2 are formed sequentially on a sapphire substrate 101 is formed.
サファイア基板１０１上にＧａＮ低温バッファー層１０２，ＧａＮ層１０３，ＳｉＯ_2からなる選択成長マスク１０４が順次形成された第一の基板上に、ＧａＮ厚膜１０６が積層された構造となっている。 - 特許庁 - When the steering wheel is rotated and a wheel support 7 rotates using the direction of extension of a buffer device 10 as a central axis, the coil spring 12, the damper 11, an upper coil spring seat 17, a connection part 27, and an elastic member 26 rotate simultaneously.
ステアリングホイールが回転されて、ホイールサポート７が緩衝装置１０の延設方向を中心軸として回転すると、これと同時に、コイルスプリング１２、ダンパー１１、アッパーコイルスプリングシート１７、連結部２７、弾性部材２６も回転することになる。 - 特許庁 - To provide a buffer device for corner of a simple structure allowing easy mounting with fine appearance without being influenced by the shape of the corner part whereto the mounting is to be made, capable of being fixed certainly to a mounted object, and allowing a reduction of the material cost.
取付けるコーナー部の形状に影響されずに、外観良く取付けられ、また構造が簡単で、取付けが容易で、しかも確実に被取付け物に固定でき、さらに、材料コストも低減できるコーナー用緩衝装置を提供する。 - 特許庁 - When the entrance of the game ball to an upper operation port is detected by a detection sensor for the upper operation port in such a state, a performance corresponding to the updated buffer side demonstration performance number is started by a display lamp, a speaker, and a pattern display device, etc.
この状態で、上作動口に遊技球が入球されたことを上作動口用検知センサが検知すると、上記更新されたバッファ側デモ演出番号に対応した演出が表示ランプ部やスピーカ部、図柄表示装置等により開始される。 - 特許庁 - The failure deciding part 7 of an operation monitoring device 1 monitors the operation state of a large computer 25, also monitors a console message to be stored in a buffer 5 and stores failure information in a failure information file 2 if a failure message exists.
運転監視装置１の障害判定部７は、大型計算機２５の稼動状態を監視するとともにバッファ５に格納されるコンソールメッセージを監視し、障害メッセージがあれば障害情報を障害情報ファイル２に格納する。 - 特許庁 - To provide a container in which the remaining quantity inside of the container after using of a coating liquid is a little, with which the coating liquid can be used without wasting, which does not require complicated piping or a device required for coating, and can be used for coating a buffer coat agent having a little foreign matter of the coating liquid.
塗布液の使用後の容器内残量が少なく、無駄なく塗布液が使用でき、塗布に必要な複雑な配管、装置が不要でかつ塗布液の異物が少ないバッファ−コ−ト剤の塗布に使用できる容器を提供する。 - 特許庁 - This data processor is provided with an ADT8e for adding an offset value to an address outputted by an I/O adaptor 4, and for calculating a virtual storage address and a translation look-aside buffer(TLB) 8b for converting the virtual storage address into a physical address, and accessing is made through a host bus 3 to a main storage device 2.
Ｉ／Ｏアダプタ４-1が出力したアドレスにオフセット値を加算し仮想記憶アドレスを計算するＡＤＴ８ｅと、その仮想記憶アドレスを物理アドレスへの変換するＴＬＢ８ｂを備え、３を介して主記憶装置２をアクセスする。 - 特許庁 - At the same time, the vehicle data recorder 200 performs a diagnostic communication with the initialized on-vehicle electronic control device 111A via a diagnostic communication bus 105 and stores the control information and specific information by the diagnostic communication in a ring buffer memory 201.
同時に車両データレコーダ２００は、初期設定された車載電子制御装置１１１Ａと診断通信バス１０５を介して診断通信を行っており、制御情報と診断通信による固有情報とをリングバッファメモリ２０１に記憶する。 - 特許庁 - In a signal wire for a logic device provided on the recording head substrate, on the midway of the wire in which its length of the wiring is long and its parasitic component is not disregarded, a buffer circuit for shaping a wave form of the logic signal is arranged.
記録ヘッド基板に設けられる論理回路の信号配線において、その配線長が長くその寄生成分が無視できない配線の途中に、論理信号の波形整形のためのバッファ回路を配置することで課題を解決する。 - 特許庁 - To provide a semiconductor integrated circuit device in which over-margin design can be avoided by easily detecting delay variation of an output buffer caused by places at which I/O buffers are actually disposed and simultaneous switching of I/O buffers in actual operation timing.
Ｉ／Ｏバッファの実際の配置場所及び実際の動作タイミングにおけるＩ／Ｏバッファの同時スイッチングによる出力バッファの遅延変動を容易に検出し、オーバーマージンな設計を回避できるようにした半導体集積回路装置を提供する。 - 特許庁 - The semiconductor device includes a trap layer 13 which has a plurality of quantum dots (quantum boxes) 13a of i-InAs and which is formed between a buffer layer 12 of i-InAlAss and an n-type barrier layer 15 of n- InAlAs.
ｉ−ＩｎＡｌＡｓからなるバッファ層１２とｎ−ＩｎＡｌＡｓからなるｎ型障壁層１５との間に形成された、ｉ−ＩｎＡｓからなる複数の量子ドット（量子箱）１３ａにより構成されるトラップ層１３を有している。 - 特許庁 - To provide a packet receiving method and a packet receiving device 100 that convert received speech packets into a speech, optimum received packet buffer control being performed to secure stably sound quality in an environment wherein jitters and clock deviation between transmitting/receiving devices are both generated.
受信した音声パケットを音声に変換するパケット受信方法及びパケット受信装置100に関し、ジッタ及び送受信装置間のクロックずれが共に発生する環境で、安定した音質を確保する最適な受信パケットバッファ制御を行う。 - 特許庁 - To provide a data processing device of a wavemeter capable of shortening a series of data processing times relative to the wavemeter, by utilizing a buffer addressing function capable of executing simultaneously writing and reading-out of data, and its data processing method.
本発明の課題は、データの書き込みと読み出しが同時に行えるバッファアドレス指定機能を利用して、波長計に関する一連のデータ処理時間を短縮する波長計のデータ処理装置、及びそのデータ処理方法を提供することである。 - 特許庁 - A data compression tape emulator device driver 103 is provided with a data compressing and expanding module 303 for compressing data buffers 306, 307 for buffering non-compressed data and compressed data, and a buffer control module 302 for controlling those buffers.
データ圧縮テープエミュレータデバイスドライブ１０３にデータ圧縮をおこなうデータ圧縮・伸張モジュール３０３と非圧縮データや圧縮データをバッファリングするためのバッファ３０６，３０７とそれらバッファを制御するバッファ制御モジュール３０２を備える。 - 特許庁 - To provide a CMOS output buffer circuit which outputs a constant output current in spite of a variation of a supply voltage and prevents a malfunction of a semiconductor memory device by supplying a stable supply current.
本発明は、電源電圧の変化に関らず一定の出力電流を出力することを可能とし、安定した電源電流を供給して半導体メモリ装置の誤動作を防止するＣＭＯＳ出力バッファ回路を提供することを課題とする。 - 特許庁 - The semiconductor integrated circuit device is provided in which a buffer ring cell formed between the microcell and an input/output circuit close thereto is connected to signal wiring extended over a region where the microcell is formed.
本発明による半導体集積回路装置は、マクロセルが形成されている領域上を通過するように伸長している信号配線に、当該マクロセルとこれに近接する入出力回路との間に形成されたバッファリングセルが接続されている。 - 特許庁 - To provide an SiP-type (system in package) semiconductor device which can form a buffer layer in contact printing, and can inexpensively realize formation of an alignment mark for realizing automation of dicing to reduce a manufacturing cost, and to provide a manufacturing method thereof.
コンタクト印刷でバッファ層を形成することが可能で、さらに製造コスト削減のためのダイシングの自動化を実現するアライメントマークの形成を安価に実現することができるＳｉＰ形態の半導体装置及び製造方法を提供する。 - 特許庁 - An extended hierarchy encoder 12 calculates a frame rate (c) based on an information amount produced as a result of coding, an output buffer occupancy amount (e), and informs a coding object frame decision device 14 of it.
拡張階層符号化装置１２は、符号化を行った結果発生した情報量と、予め定められているターゲットビットレート、および出力バッファ占有量ｅとからフレームレートｃを算出して、符号化対象フレーム決定装置１４へ通知する。 - 特許庁 - To reduce a data transfer amount between a buffer memory which stores compressed data of an image and a device which performs processing to a portion of the compressed data, and to perform flexible encoding when the compressed data are obtained.
画像の圧縮データを格納したバッファメモリと、上記圧縮データの一部に対して加工処理を施す装置間とのデータ転送量を減らすことができると共に、上記圧縮データを得る際に柔軟な符号化を行うことができる。 - 特許庁 - A data buffer part 132 temporarily stores data to be output from the IO controller part 131, and after its connection to a client device 200 is established by a connection control part 133, the stored data are output to the connection control part 133.
データバッファ部１３２は、ＩＯコントローラ接続部１３１から出力されるデータを一時的に保持し、接続制御部１３３によってクライアント装置２００との接続が確立された後に、保持されたデータを接続制御部１３３へ出力する。 - 特許庁 - Also, the data of the update block storage part 111 are copied, and reproduction is prepared in a duplicating volume 210 of a disk array device 20 based on an update block storage part update information 102b stored in an update block information storage buffer 102.
また、更新ブロック情報格納バッファ１０２に格納された更新ブロック格納部更新情報１０２ｂに基づいて、更新ブロック格納部１１１のデータをコピーしてディスクアレイ装置２０の複製ボリューム２１０に複製を作成する。 - 特許庁 - The server device 200 has a buffer means (205 and 206) for converting received content data into stream data and stores the stream data time sequentially, and a transmitting means (208 and 209) for transmitting the stored content stream data to a network 280 in the stored order.
サーバ装置２００は、受信したコンテンツデータをストリームデータに変換して時系列順に格納するバッファ手段（２０５，２０６）と、格納されたコンテンツストリームデータを、格納された順にネットワーク２８０に送信する送信手段（２０８，２０９）を有する。 - 特許庁 - When the CPU gains access to a peripheral device connected to the high order 16-bit side of the data bus, the state of each buffer is on-off controlled according to a bus control signal, to thereby replace the high order 16-bit side of the input/output data with the low order 16-bit side thereof.
ＣＰＵがデータバスの上位１６ビット側に接続された周辺デバイスにアクセスするとき、バス制御信号により各バッファの状態をオンオフ制御し、入出力データの上位１６ビット側と下位１６ビット側とを入れ換える。 - 特許庁 - When an I/O buffer is arranged as mentioned above, a master slice system semiconductor integrated circuit device in which electrostatic protection capability and output drive capability can be optimized without lowering the efficiency of pads and elements can be provided.
以上のように入出力バッファを構成するために、パッドや素子の使用効率を下げずに静電保護能力や出力駆動能力の最適化を行なうことができるマスタースライス方式の半導体集積回路装置を提供することができる。 - 特許庁 - NGH decomposition water generated secondarily by the NGH decomposition device 12 is supplied to a first heat exchanger 18 via a buffer tank 17, and used for primary cooling water for cooling secondary cooling water for an air conditioning system 21.
一方、ＮＧＨ分解装置１２で副次的に生成されたＮＧＨ分解水は、バッファタンク１７を介して第１の熱交換器１８に供給され、空調システム２１の二次冷却水を冷却する一次冷却水として用いられる。 - 特許庁 - When a read access is started from the CPU 13 to the number of transfer byte register, indicating the number of transfer bytes of the data from the buffers to the storage device 12, and the data are stored in the buffer, the BUSY signal of the centro-I/F 14 is asserted.
このとき、バッファから記憶装置１２へのデータの転送バイト数を示す転送バイト数レジスタに対してＣＰＵ１３からリードアクセスが開始されたときに、バッファにデータが蓄積されていると、セントロＩ／Ｆ１４のＢＵＳＹ信号をアサートする。 - 特許庁 - To provide a supporting device for an elevator buffer able to be installed using common components even if the distance between the guide rails of an elevator differs and capable of facilitating the transport and storage by constructing the components light and small.
エレベータのガイドレール間距離が異なる場合においても共通の部品を使用して設置することができ、さらに部品の軽量化及び小型化を図ることにより輸送や保管を容易にすることができるエレベータ緩衝器の支持装置を得る。 - 特許庁 - In the imaging device with a recording function, when separated recording section 3 and imaging section 2 are connected, an imaging microcontroller 21 generates association data for associating voice data which is recorded in a recording buffer memory 35, with image data recorded in a recording section 26, to be recorded.
分離した録音部３と撮影部２とを結合させた際に、撮影用マイクロコントローラ２１により、録音バッファメモリ３５に記録された音声データと記録部２６に記録された画像データとを関連付ける関連データが作成されて記録される。 - 特許庁 - The stand supporting the display part of a display device and provided with the loudspeaker has a pole brace, and a die-casting is attached to the outside of the pole brace, and the loudspeaker is attached to the die-casting via a screwing part provided with a buffer.
表示装置の表示部を支持し、スピーカを備えるスタンドは、支柱を有し、支柱の外部にダイキャストが取り付けられ、そのダイキャストにスピーカが取り付けられ、スピーカは、緩衝材を備えるネジ止め部を介してダイキャストに取り付けられている。 - 特許庁 - The memory device includes a first memory including a nonvolatile memory element and a second memory (data buffer) for temporarily storing data in verifying operation in which whether or not the data are correctly written into the first memory is verified.
不揮発性の記憶素子を有する第１の記憶部と、上記第１の記憶部へのデータの書き込みが正確に行われたかどうかを検証するベリファイ動作において、上記データを一時的に保存するための第２の記憶部（データバッファ）とを有する。 - 特許庁 - The memory control circuit includes: a plurality of chip selects controlling the plurality of memory devices; and a power saving control means transferring the memory device to a power saving mode of a different power saving level according to a command stored in a queue buffer in each chip select.
メモリ制御回路は、複数のメモリデバイスを制御する複数のチップセレクトと、メモリデバイスをチップセレクトごとに、キューバッファに保存されているコマンドに応じて異なる省電力レベルの省電力モードに移行させる省電力制御手段と、を有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
