「buffer switch」を含む例文一覧(341)
＜前へ 1 2 3 4 5 6 7 次へ＞- When the tempo switch 13A on the remote controller 20 is operated, a parameter value having been set by the tempo switch 14 immediately before the operation is held in a tempo buffer 24.
リモコン２０側のテンポスイッチ１３Ａを操作した時に、その直前に本体側のテンポスイッチ１４で設定されたパラメータ値をテンポバッファ２４に保持する。 - 特許庁 - When the focus evaluation value is increased and reaches a value higher than the prescribed value, the CPU 19 throws the switch SW1 (Figure 3) and a switch SW2 (Figure 3) in the memory 6 to a position of the other buffer.
ＣＰＵ１９は、焦点評価値が増加すると、スイッチＳＷ１(図３)およびＳＷ２(図３)をもう一方のバッファ側に切り替える。 - 特許庁 - First switch 13, 17 are provided between the input buffer circuit 11 and first correcting circuits 14, 18, second switch 19, 22 are provided between the input buffer circuit 11 and the second correcting circuits 20, 23, and operated complementarily with the first switch.
第１のスイッチ１３、１７は、入力バッファ回路１１と第１の補正回路１４、１８との間に設けられ、第２のスイッチ１９、２２は、入力バッファ回路１１と前記第２の補正回路２０、２３との間に設けられ、第１のスイッチと相補的に動作する。 - 特許庁 - A second buffer analyzer 6 receives attribute information (b) on a video signal B and final buffer-state information after the switch terminating processing from a stream buffer (B) 2 to determine an encoding picture type after correction and a generated encoding amount after correction for switch start processing.
また、第２バッファ分析器６は、ストリームバッファ（Ｂ）２から映像信号Ｂの属性情報ｂと切替終端処置後の最終バッファ状態情報を受け取り、切替開始処置のための修正後の符号化ピクチャタイプおよび修正後の発生符号量を決定する。 - 特許庁 - In a step S161, a preload buffer reads and buffers all animation frames supplied from a switch.
ステップＳ１６１において、プリロードバッファは、スイッチから供給されたアニメーションフレームを全て読み込んでバッファリングする。 - 特許庁 - Since the optical buffer 2 is placed in front of the optical switch 3, the plural input ports share the optical buffer 2 so as to reduce number of the optical fibbers.
これにより、光バッファ２を光スイッチ３の前に配置するため複数の入力ポートで光バッファ２を共用可能となり、光バッファ数を削減することが可能となる。 - 特許庁 - To automatically switch capabilities of an output buffer by determining whether the capabilities of the output buffer have to be switched in accordance with the magnitude of an external load.
外部負荷の大きさによって出力バッファの能力の切り替えが必要かどうかを判断し、自動的に出力バッファの能力を切り替えることができる。 - 特許庁 - The time division switches 1 and 3 of a sequential write/random read system using a switch buffer 1 are provided with a message memory, an address used for both switch buffer and message memory is stored in a read control memory, the address is read by a read controller 5 and the data of the switch buffer or the message memory are read and outputted to a time division frame.
スイッチバッファ１を用いたシーケンシャルライト・ランダムリード方式の時分割スイッチ１、３に、メッセージメモリ８を設け、リードコントロールメモリに前記スイッチバッファとメッセージメモリに兼用のアドレスを記憶し、リードコントローラ６により前記アドレスを読み出し前記スイッチバッファ又はメッセージメモリの何れかのデータを読み出して時分割フレームに出力する。 - 特許庁 - The ATM cell is outputted to each port provided to each channel through switch control of the ATM core switch section 10 and transferred to a buffer section 35 by a selector 15.
ＡＴＭコアスイッチ部１０のスイッチ制御によりＡＴＭセルは、回線毎に設けられた各ポートに出力され、セレクタ１５によりバッファ部３５に転送される。 - 特許庁 - Also, in a masking unavailable interrupting process, the CPU checks a detection-keeping period and a prize ball counting switch, and when the switch is turned on, the value of a total prize ball number storage buffer is reduced by one.
また、マスク不能割込処理において、ＣＰＵは、検出維持期間、賞球カウントスイッチをチェックし、オンしたら総賞球数格納バッファの値が−１される。 - 特許庁 - The video data stored in the input output interface buffer 11a are being read to a data read buffer 13a without interruption under the control of an execution control section 13 and expanded into a switch memory 12 from the data read buffer 13a.
入出力インタフェースバッファ１１ａに格納されたビデオデータは、実行制御部１３による制御の下で、データ読込みバッファ１３ａへ間断なく読み込み続けられ、データ読込みバッファ１３ａからスイッチメモリ１２に展開される。 - 特許庁 - The parameter value held in the buffer 24 is transferred to the tempo value setting part 22 by operating a remote control cancellation switch 13.
リモコンキャンセルスイッチ１３を操作することにより、バッファ２４に保持されたパラメータ値がテンポ値設定部２２に転送される。 - 特許庁 - A C-MOS buffer Q1 moves electric charge in a capacitor C2 to a capacitor C5 in response to operation of a detection switch SE.
Ｃ−ＭＯＳバッファＱ１は、検出スイッチＳＥが作動すると、コンデンサＣ２の電荷をコンデンサＣ５に移動させる。 - 特許庁 - This mat switch includes a surface sheet 42, a buffer sheet 60, a switching layer 300, a pad layer 310, and a rear face sheet 190.
マットスイッチは、表面シート４２、緩衝シート６０、スイッチ層３００、パッド層３１０、及び、裏面シート１９０、を含む。 - 特許庁 - When an output signal S1 for the output buffer circuits 8a is detected by the terminal 3c for output signal, the switch circuit 9a and the switch circuits 11a, 11b are turned on and the switch circuits 9b, 9c are turned off.
出力バッファ回路８ａの出力信号Ｓ１を出力信号用端子３ｃで検知する場合、スイッチ回路９ａ、スイッチ回路１１ａ、１１ｂをオンとして、スイッチ回路９ｂ、９ｃをオフとする。 - 特許庁 - The switch control unit 30 turns off the switching devices of the input buffer BUFI and the output buffer BUFO based on the chip select signals SEL while the other circuits get access to the memory.
スイッチ制御部３０は、チップセレクト信号ＳＥＬにもとづき、他の回路がメモリにアクセスする間、各入力バッファＢＵＦＩならびに出力バッファＢＵＦＯのスイッチ素子をオフする。 - 特許庁 - A switch instruction issuing part 14 issues a frame buffer switch instruction for designating a frame buffer to be scanned out next, not immediately after the execution of an image conversion process by the image conversion part 35, but in synchronization with the vertical synchronous frequency of the display.
切替命令発行部１４は、次にスキャンアウトされるべきフレームバッファを指定するためのフレームバッファ切替命令を、画像変換部３５による画像変換処理の実行直後ではなく、ディスプレイの垂直同期タイミングに合わせて発行する。 - 特許庁 - The power supply device includes a buffer, a control section, a rectifying circuit (10), a smoothing circuit (20) and a switch (SW).
さらに、当該電源装置は、バッファと、制御部と、整流回路（１０）と、平滑回路（２０）と、スイッチ（ＳＷ）とを備えている。 - 特許庁 - Data for n-channels portion are stored in a switch buffer 1, and the message of an optional length of each channel is stored in a message memory 2.
スイッチバッファ１にはｎチャネル分のデータが記憶され、メッセージメモリ２には各チャネルの任意長のメッセージが記憶される。 - 特許庁 - Since the data-input switch 1-6 is brought to the off state by receiving the signal, the content of a frame buffer is held.
また、データ入力スイッチ１−６は、上記信号を受けることによりオフ状態となるため、フレームバッファの内容は保持される。 - 特許庁 - The protection means 6 and 7 can be selected among a protection diode, a capacitor for protection, a switch for protection and an amplifier circuit functioning as a buffer.
保護手段としては、保護ダイオード、保護用コンデンサ、保護用スイッチ、バッファとして機能する増幅回路から選ぶことができる。 - 特許庁 - To provide a controlled access ATM switch by which quality in connection via the switch is controlled from a unit connected to it and also the necessity of a large buffer is eliminated in a switch core.
スイッチを介した接続の品質をそこに接続されたユニットから制御できるようにし、かつスイッチコア内の大きいバッファーの必要性を無くする、アクセス制御付きＡＴＭスイッチを提供することが本発明の目的である。 - 特許庁 - Each data buffer 394 of the SRAM array 120 is provided with a 1st switch circuit 397-1 and a 2nd switch circuit 397-2 and electrified under the control of respective column decoders.
また、ＳＲＡＭアレイ１２０の各データバッファ３９４には第一のスイッチ回路３９７−１と第二のスイッチ回路３９７−２が設けられ、各列デコーダにより導通制御される。 - 特許庁 - The ATM switch 2 is provided with a channel input section 5, a switch section 6 that conducts switching processing of an ATM cell, a buffer trunk section 7 that temporarily stores the ATM cell, and a channel output section 8.
ＡＴＭ交換機２は、回線入力部５と、ＡＴＭセルの交換処理を行うスイッチ部６と、ＡＴＭセルを一時蓄積するバッファトランク部７と、回線出力部８を備える。 - 特許庁 - To provide a waste-processing system preventing a packet exceeding an accumulation limit from being wasted illegally in a packet buffer in a layer-2-switch or a layer-3-switch.
レイヤ２スイッチやレイヤ３スイッチにおいて、パケットバッファに滞留限界を超えたパケットが不正に廃棄される問題が発生するため、その問題を回避する廃棄処理方式を提供する。 - 特許庁 - The connection of the first switch circuit is changed over to the buffer circuit side and a start pulse and a clock are inputted to the shift register to operate the same, by which only the necessary gate line is driven through the buffer circuit controlled with the second switch and the driving of the unnecessary gate line is stopped.
第１スイッチ回路の接続をバッファ回路側に切り換え、スタートパルスとクロックを入力してシフトレジスタを動作させることにより、第２スイッチで制御されたバッファ回路を介して必要なゲート線のみを駆動し、必要でないゲート線の駆動を停止する。 - 特許庁 - While the power of a buffer circuit 6 is kept turned on irrespective of the on or off of the power of the TCXO 1, a control unit 8 controls a switch 2 to cut off the power to the TCXO 1, and simultaneously controls a switch 7 to pull up an input to the buffer circuit 6.
ＴＣＸＯ１の電源オン／オフに関わらず、バッファ回路６の電源をオンの状態に維持した上、制御部８がスイッチ２を制御してＴＣＸＯ１の電源をオフにするのと同時に、スイッチ７によりバッファ回路６の入力をプルアップする。 - 特許庁 - An ATM function section 22 includes a transmission path termination function section 21; an S/P conversion section 35 for performing serial communication; a cell buffer 37 wherein an ATM switch stores an ATM cell; and a cell monitor section 38 for monitoring the ATM cell in the cell buffer to output a 'buffer ENP' signal when no ATM cell is resident in the cell buffer.
ＡＴＭ機能部２２は、伝送路終端機能部２１とシリアル通信を行うＳ／Ｐ変換部３５と、ＡＴＭスイッチがＡＴＭセルを格納するセルバッファと３７、セルバッファ内のＡＴＭセルを監視しＡＴＭセルの滞留がない場合に「バッファＥＮＰ」信号を出力するセル監視部３８を含む。 - 特許庁 - Integral molding of a switch and the buffer part that are conventionally separate parts can make the number of components smaller than conventional products.
従来別部材であったスイッチと緩衝部とを一体に成形することで、従来よりも部品点数を低減することができる。 - 特許庁 - A TS (transit switch) packet is input into an external code decoding unit 20 for sequential error correction and then stored in a packet buffer 52.
ＴＳパケットは、外符号復号部２０へ入力され、誤り訂正の実施を順次試みられた後に、パケットバッファ５２へ格納される。 - 特許庁 - A buffer circuit 21 is provided at the subsequent stage of a filter circuit 4 for eliminating noise from a game ball detection signal outputted from a ball detecting switch 1.
球検出スイッチ１からの遊技球検出信号のノイズ除去を行うフィルタ回路４の後段にバッファ回路２１を備える。 - 特許庁 - To provide a packet switch wherein the high-speed switchings of variable-length packets are made possible and the multi-casts whereby its buffer memory can be utilized effectively are made possible.
可変長パケットを高速スイッチングでき、且つ、バッファメモリを効率的に利用できるマルチキャスト可能なパケットスイッチを提供する。 - 特許庁 - The output buffer circuit is provided with an output TR section 10, 1st and 2nd drive means 40, 50 and 1st and 2nd switch means 60, 70.
出力トランジスタ部１０と、第１，第２の駆動手段４０，５０と、第１，第２のスイッチ手段６０，７０とを備えて構成する。 - 特許庁 - To obtain an input buffer type switch in which high throughput is achieved in simple hardware configuration and port utilization efficiency can be improved.
簡易なハードウエア構成で、高スループットを実現し、ポートの利用効率を向上させることができる入力バッファ型スイッチを得ること。 - 特許庁 - To select the local signal outputted from a PLL2 circuit 215, on the other hand, the multiplying circuit 211 and buffer 207 are turned on, the multiplying circuit 209 and buffer 205 are turned off, and the changeover switch 203 is co switched to connect the buffer 207.
また、ＰＬＬ２回路２１５から出力されたローカル信号を選択する場合には、逓倍回路２１１及びバッファ２０７の電源をＯＮにし、逓倍回路２０９及びバッファ２０５の電源をＯＦＦにし、切換えスイッチ２０３をバッファ２０７が接続するように切換える。 - 特許庁 - To select a local signal outputted from a PLL1 circuit 213, a multiplying circuit 209 and a buffer 205 are powered on, a multiplying circuit 211 and a buffer 207 are turned off, and a changeover switch 203 is so switched as to connect the buffer 205.
ＰＬＬ１回路２１３から出力されたローカル信号を選択する場合には、逓倍回路２０９及びバッファ２０５の電源をＯＮにし、逓倍回路２１１及びバッファ２０７の電源をＯＦＦにし、切換えスイッチ２０３をバッファ２０５が接続するように切換える。 - 特許庁 - A reset control circuit outputs a signal to the buffer circuit during a reset period to supply the first voltage to the one end of the ferroelectrics capacitor, turns off the first switch circuit, and outputs a first switch control signal to turn on the second switch circuit.
リセット制御回路は、リセット期間にバッファ回路に信号を出力することで強誘電体キャパシタの一端に第１電圧を与えるとともに、第１スイッチ回路をオフし、第２スイッチ回路をオンする第１スイッチ制御信号を出力する。 - 特許庁 - The voltage of a hold capacitor 4 is applied to the substrate gate of an NMOS transistor 21 constituting an analog switch 3 using a buffer amplifier 24 and/or the voltage of the hold capacitor 4 is applied to the substrate gate of a PMOS transistor 22 constituting the analog switch 3 using a buffer amplifier 25.
アナログスイッチ３を構成するＮＭＯＳトランジスタ２１のサブストレートゲートにバッファアンプ２４を用いてホールドコンデンサ４の電圧を印加するようにし、及び／又はアナログスイッチ３を構成するＰＭＯＳトランジスタ２２のサブストレートゲートにバッファアンプ２５を用いてホールドコンデンサ４の電圧を印加するようにした。 - 特許庁 - To provide a common buffer type ATM switch in which a cell discard rate or a cell delay time can be easily guaranteed and a call loss rate can be suppressed smaller than an output buffer type switch by preventing another output port from being affected by a congestion that occurs in a certain output port.
ある出力ポートで発生した輻輳が他の出力ポートに影響しないようにして、セル廃棄率やセル遅延時間の保証を容易に実行可能にするとともに、出力バッファ型スイッチより呼損率を小さく抑えることができる共通バッファ型ＡＴＭスイッチを提供すること。 - 特許庁 - Even if the power switch of a main body is in a off-state, when the exchange of a disk type recording medium is detected, management data of the disk are read out and stored in a buffer memory, when the power switch is turned on for the next time, the management data are read out from the buffer memory without accessing the disk type recording medium.
本体の電源スイッチがオフの状態であっても、ディスク状記録媒体の交換が検出された場合はディスクの管理データを読み出してバッファメモリに記憶し、次回電源オン時はディスク状記録媒体にアクセスせずにバッファメモリから管理データを読み出す。 - 特許庁 - The I/O switch sets an internal switch gate to a conduction/non-conduction state conforming to given word constitution information, and sets electrically the connection path of a pre-amplifier/write-driver and a DQ buffer.
Ｉ／Ｏスイッチは、与えられた語構成情報に従って内部のスイッチゲートを導通／非導通状態に設定して、プリアンプ／ライトドライバとＤＱバッファとの接続経路を電気的に設定する。 - 特許庁 - To provide an ATM switching circuit with a warranted frequency band where the frequency band is warranted in the unit of each connection of an ATM switch and a configuration of a buffer in the ATM switch is simplified.
ＡＴＭスイッチの各コネクション単位で帯域保証が可能で、かつＡＴＭスイッチ内のバッファ構成の簡素化が可能な保証帯域付きＡＴＭスイッチング回路を提供することを目的とする。 - 特許庁 - To provide a membrane switch with an electroluminescence in which the electroluminescence capable of displaying characters by self-luminosity is stuck to the membrane switch, to which a buffer material and a housing are attached, and which can be installed on a floor and a wall.
自己発光により文字表示可能なエレクトロルミネッセンスをメンブレンスイッチに張り合わせ緩衝材、筐体を付属し、床や壁に設置できるエレクトロルミネッセンス付きメンブレンスイッチを提供する。 - 特許庁 - All packets, stored in the input buffer 406, can be distributed to each of the output ports 106, so that the packet switch circuit having switch capacity which does not depend on the packet length can be realized.
入力バッファ４０６に蓄積されるすべてのパケットを出力ポート１０６ごとに振り分けることができるので、パケット長に依存しないスイッチ容量を持つパケットスイッチ回路を実現できる。 - 特許庁 - To provide a heterogeneous computing system including a switch/network adapter port interface utilizing an LR-DIMM having an isolation memory buffer built in.
アイソレーションメモリバッファを組み込んだＬＲ−ＤＩＭＭを利用したスイッチ／ネットワークアダプタ・ポートインターフェースを含むヘテロジニアスコンピューティングシステムを提供する。 - 特許庁 - A transfer indication switch is operated to specify which image in the images stored in the buffer memory is to be transferred to a display part in the step S4.
ステップＳ４では転送指示スイッチを操作し、バッファメモリに記憶されている画像のうち、どの画像を表示部に転送するかの指示を行う。 - 特許庁 - With such a constitution, when the state of talk ability is set, the protrusion 15 presses down the switch 17 via the buffer part 16.
以上の構成により、通話可能形態とされた際に、突起１５が緩衝部１６を介して押下型スイッチ１７を押下することとなる。 - 特許庁 - The middle voltage of the horizontal driving signals is generated when an equipotential switch is turned "on" while the output nodes of buffer circuits are in a floating state.
水平駆動信号の中間電圧は、バッファ回路の出力ノードがフローティング状態で等電位スイッチがオンになる時に生成される。 - 特許庁 - To enable a monitoring frame to be exchanged even when data frame transfer is stopped by the lack of free capacity in a receiving buffer in a ring type switch.
リング型スイッチで受信バッファの空き容量の不足によりデータフレーム転送が停止した場合でも、監視フレームをやり取りできるようにする。 - 特許庁 - At timing T2 that a write command is input, a column address is input to an address buffer, but a column decoder is not operated, and a Y switch is not selected.
ライトコマンドが入力されたタイミングＴ２では、カラムアドレスがアドレスバッファに入力されるが、カラムデコーダは動作せず、Ｙスイッチは選択されない。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
