「buffer value」を含む例文一覧(889)
＜前へ 1 2 .... 5 6 7 8 9 10 11 12 13 .... 17 18 次へ＞- When RES is equal to or more than JMP (S108:Y), the information frame is stored in a reception data buffer, reception is reported to a protocol terminating device control part (S109) and the value of RES is set to SUM (S110).
RESがJMP以上の場合は(S108:Y)、情報フレームを受信データバッファに格納しプロトコル終端装置制御部に受信通知し(S109)、SUMにRESの値を設定する(S110)。 - 特許庁 - The capacity of the margin storing buffer 106b is determined, according to the maximum value among total values of margin image data to be determined according to the operating modes of a camera.
糊代保存バッファ１０６ｂの容量はカメラの動作モードに応じて決定される糊代画像データの合計値の中の最大値に応じて決定される。 - 特許庁 - To provide a buffer circuit that maintains a potential difference between a ground voltage and a power supply voltage at a specified value so as to prevent the occurrence of malfunction, and to provide its control method.
接地電圧と電源電圧の電位差を規定値に保ち、誤動作を防止することができるバッファ回路及びその制御方法を提供する。 - 特許庁 - In the case when a plurality of primitive screens corresponding to a plurality of objects are drawn on the frame buffer, based on the depth value of each primitive screen, a negative screen is erased.
複数のオブジェクトに対応する複数のプリミティブ面をフレームバッファに描画する場合、各プリミティブ面の奥行き値に基づき陰面消去を行う。 - 特許庁 - When previewing is completed, the image data are read based on the offset value regardless of the presence or absence of user's print instructions and are written in a line buffer.
プレビュー処理が終了すると、ユーザの印刷指示の有無に関わらず上記オフセット値に基づき画像データを読み出しラインバッファに書き込んでおく。 - 特許庁 - At this time, the resistance having a resistance value as great as that of the TFT is arranged (inserted) near the output end of a buffer 1,041 of a write scanner 104.
このとき、ライトスキャナ１０４のバッファ１０４１の出力端に近い位置のＴＦＴほど抵抗値の大きい抵抗を配置（挿入）している。 - 特許庁 - A peak position detecting unit 10 then detects a maximum peak address, that is the address of the peak value stored in the delay buffer 30 and sends this to a data readout unit 20.
そして、ピーク位置検出部１０が、ディレイバッファ３０に記憶されたピーク値のアドレスである最大ピークアドレスを検出しこれをデータ読み出し部２０に送る。 - 特許庁 - An index signal 11 and a digital signal 12 are generated from an input pixel value 10 and inputted to an input buffer 5 for prescribed pixels each to be processed.
入力画素値１０からインデックス信号１１およびデルタ信号１２が生成され、所定画素分ずつ入力バッファ５に入力され、処理される。 - 特許庁 - The set value of the quantizer is adapted in order to realize the constant encoder output of the bit rate corresponding to real filling level of the VLC buffer.
ＶＬＣバッファの実際の充填レベルに対応し、量子化器の設定値は一定のビットレートの符号化器出力を達成するために適応される。 - 特許庁 - A cleaning composition comprises a buffer system that includes a polyprotic acid having at least three carboxylic acid groups with a pKa value of approximately 5 to approximately 7.
この洗浄組成物は、ｐＫａ値が約５〜約７の少なくとも３つのカルボン酸基を有する多塩基酸を含む緩衝系を含んでなる。 - 特許庁 - When the recordable capacity reaches a prescribed value during stream recording to a recording medium 104a, streams are started to be parallelly stored in a buffer memory 106b.
記録媒体１０４ａへのストリーム記録中に記録可能容量が所定値に達した場合、並行してバッファメモリ１０６ｂにもストリームの蓄積を開始する。 - 特許庁 - The value of the element current detected by the current- detecting resistance 24 is fed back to the applied voltage control circuit 21 via a buffer 28.
電流検出用抵抗２４により検出される素子電流の検出値はバッファ２８を介して印加電圧制御回路２１に帰還される。 - 特許庁 - A control unit 109 controls the opening extent of the charge valve A153 based upon a value of the pressure in the buffer tank A152 measured by the manometer A155.
制御部１０９は、圧力計Ａ１５５により計測されたバッファタンクＡ１５２内の圧力値をもとに、充填弁Ａ１５３の開度を制御する。 - 特許庁 - A connection having been previously aborted is stored, an abort threshold value of only the connection is shifted, the number of cells in a class buffer is counted for each connection, a threshold value is provided depending on the number of cells for each connection and cells by AAL5 frame are controlled to be aborted when this threshold value is exceeded.
前回破棄したコネクションを記憶しておき、そのコネクションのみ廃棄閾値をシフトするとともに、コネクション毎にクラスバッファ内のセル数を数えておき、コネクション毎のセル数により閾値を設け、この閾値を越えた場合にセルをＡＡＬ５フレーム毎に廃棄制御する。 - 特許庁 - When the q-axis indication current I_q^* before the resolver fails is zero or a positive value, a rotating angle θ_E of a rotor before the failure of the resolver that is stored in a buffer 28 is set as a switching initial value for a previous value θ_C(n-1) of a control angle θ_C.
レゾルバ故障前のｑ軸指示電流Ｉ_ｑ^＊が零または正の値である場合には、バッファ部２８内に保存されているレゾルバ故障直前のロータ回転角θ_Ｅが、制御角θ_Ｃの前回値θ_Ｃ(n-1)の切換初期値として設定される。 - 特許庁 - The image processor is provided with a comparator 108 that detects error data caused when a gray level matrix replaces a multi-value error spread output value with an output binary dot pattern and stores the detected error to a storage error buffer 104 that stores error data by multi-value error spread.
多値誤差拡散出力値を濃度マトリックスにより出力２値ドットパターンに置き換えた場合に発生する誤差データを検出する比較器１０８を設け、検出した誤差を、多値誤差拡散による誤差データを蓄積する蓄積誤差バッファ１０４に格納する。 - 特許庁 - A level interval between the busy set level and the busy reset level is determined to be a value whereby a predicted value of a continuous time period of the busy condition is lower than a time period for time-out Ttm based on an average value of the speed of reading the print data from the receiving buffer 51.
これらビジー設定レベル及びビジー解除レベルのレベル間隔は、受信バッファ５１から印刷データが読み出される速度の平均値に基づいて、ビジー状態の継続時間の予想値がタイムアウト時間Ｔｔｍを下回るような値として求められる。 - 特許庁 - Here, with respect to the repeated parts of the XML data, the record is inserted by issuing an INSERT sentence using a dummy value in a column on which the value in the record has not yet determined, to a table storing the value of a tag of the repeated part of the RDB at a time when the value of the tag is accumulated in the buffer by every repeated part (step S107).
その際、XMLデータの繰り返し部分については、１つの繰り返し部分毎に、タグの値をバッファに蓄積した時点でRDBの当該繰り返し部分のタグの値を格納するテーブルに対して、レコード中の値が未だ定まっていないカラムにはダミーの値を使用したINSERT文を発行してレコードを挿入する（ステップS107）。 - 特許庁 - When new graphic data is read, the depth value of an arbitrary pixel in the graphic data is compared with the depth value written at each x coordinate value in the 1D depth buffer 120 which is written at the same x coordinate value to determine whether or not the graphic data should be drawn accordingly.
その後、あらたな図形データが読み込まれると、この図形データに含まれる任意の画素の深度値と、１Ｄ深度バッファ１２０におけるｘ座標の値ごとに書き込まれている深度値の中の同一のｘ座標の値に書き込まれている深度値とを比較し、比較結果に応じて図形データを描画するか否かを判断する。 - 特許庁 - As a result, an output from the buffer circuit 6 is forcibly fixed at a voltage level corresponding to a logic value of zero which prevents the feedback of the residual voltage at the input terminal of the buffer circuit 6 to the power line of the TCXO 1 and minimizes the power consumption of the buffer circuit 6 in terms of series connection.
こうすることにより、バッファ回路６の出力を論理“０”に相当する電圧レベルに強制的に固定し、バッファ回路６の入力端の残留電圧がＴＣＸＯ１の電源ラインに帰還されないようにすると共に、直流的にもバッファ回路６を電力消費最小の状態にする。 - 特許庁 - The receiver includes a buffer control means (31) to adjust a buffering volume of the data stored in the buffer (13) to be set at a preset assumed value when inputting the data from the buffer (13) to the descrambler (14) for the first time after acquiring the control information for allowing the audio output and the video output.
受信装置は、音声出力及び映像出力を可能とするための制御情報の取得後に初めてバッファ（１３）からデスクランブラ（１４）に入力する際にバッファ（１３）に蓄積されたデータのバッファ量が予め設定された想定量となるように調整するバッファ制御手段（３１）を有する。 - 特許庁 - System software (CPU 15) calculates a load capacity total value by adding the internal load capacity to the external load capacity, and decides (adjusts/sets) the driving capability of the output buffer of internal devices (PCI devices #0 to #2) and the driving capability of the output buffer of an external device (PCI device #3) on the basis of the load capacity total value.
システムソフトウエア（ＣＰＵ１５）は、内部負荷容量と外部負荷容量とを合算した負荷容量合計値を算出し、その負荷容量合計値に基づいて、内部デバイス（ＰＣＩデバイス＃０〜＃２）の出力バッファの駆動能力と、外部デバイス（ＰＣＩデバイス＃３）の出力バッファの駆動能力とを決定（調整・設定）する。 - 特許庁 - A memory read circuit is provided with a data-bus buffer control circuit controlling a data bus buffer 2 so that variation of a signal on a data bus 7 is prevented depending on an operation clock and the contents of a register until a sense amplifier 1 outputs the same value as a value of a memory cell and it is decided to either of a High level or a Low level.
センスアンプ１の出力がメモリセルの値と同じ値を出力し、ＨｉｇｈレベルまたはＬｏｗレベルどちらかに確定するまでの間、動作クロックやレジスタ内容により、データバス７上の信号の変化をなくすようにデータバスバッファ２を制御するデータバスバッファ制御回路を備える。 - 特許庁 - The level holding circuit is provided with a buffer amplifier circuit 1 wherein signals are inputted to a noninverted input terminal 5, and two holding circuit parts 2 and 3 whose input terminal is connected to the output terminal 7 of the buffer amplifier circuit 1 and which hold the maximum value or minimum value of signals outputted from the output terminal 7.
レベル・ホールド回路は、非反転入力端子５に信号が入力されるバッファアンプ回路１と、入力端子がバッファアンプ回路１の出力端子７に接続され、この出力端子７から出力された信号の最大値又は最小値を保持する２つのホールド回路部２，３とを有する。 - 特許庁 - During program verification, a control circuit 3 writes a fail value when all adjacent cells equal to or less than the offset n of a memory cell to be programmed are in elimination status, and a path value in other cases in an adjacent cell buffer 5.
プログラムベリファイ時に、制御回路３は、プログラムすべきメモリセルのオフセットｎ以下の隣接セルがすべて消去状態である場合にはフェイル値を、それ以外の場合はパス値を、隣接セルバッファ５に書き込む。 - 特許庁 - Here, the correction to be added in the case that the sound signal stored in the transmission buffer is more than the prescribed threshold value and the correction to be added in the case that it is less than the prescribed threshold value may be the same and may be different.
ここで、送信バッファに記憶された音声信号が所定の閾値より多い場合に加える修正と、所定の閾値より少ない場合に加える修正は、同じであっても良く、また、異なっていても良い。 - 特許庁 - The input current from the sensor 1 is converted into digital values with an A/D convertor 23, sequentially written on a ring buffer 26 from an address 0 to the maximum value N, and written from 0 again when being the maximum value N.
センサ１から入力電流は、Ａ／Ｄ変換器２３によりデジタル値に変換され、リングバッファ２６にアドレス０から最大値Ｎまで順次書き込まれ、最大値Ｎになると再度０から書き込まれる。 - 特許庁 - The specified Delay value which the setting portion sets on the n-th image group in the basic stream and the three-dimensional stream is set as an initial value when the buffer simulation is performed on the n+1 th image group.
基本ストリームおよび３次元ストリームにおけるｎ番目の画像群について設定部が設定した特定のＤｅｌａｙ値を、ｎ＋１番目の画像群に対してバッファシミュレーションする際の初期値とする。 - 特許庁 - Also, this device is provided with an image buffer 70 for holding a density value data (image data) obtained by a fine scanning part 38 until automatic set-up processing and a positive image test executed based on the density value data are completed.
また、ファインスキャン部３８により得られた濃度値データ（画像データ）を該濃度値データに基づいて行われるオートセットアップ処理及びポジ画像検定が終了するまで保持する画像バッファ７０を備える。 - 特許庁 - First of all, all objects existing in the distant view 132 are plotted, and after a Z value in a given range in a Z buffer is changed to a value near the viewpoint, an object existing in the close area 130 is plotted.
まず、遠景領域１３２に存在する全てのオブジェクトについて描画し（ｃ）、Ｚバッファにおける所与の範囲のＺ値を視点に近い値に変更した後、近景領域１３０に存在するオブジェクトを描画する。 - 特許庁 - A digital signal processing part 28 reads a lightness corrected value, according to the exposure time at that time from a table of an RAM 35, with respect to photographed image data in the image buffer 26, and the lightness is corrected in accordance with the lightness corrected value.
デジタル信号処理部２８は、イメージバッファ２６の撮影画像データに対して、ＲＡＭ３５のテーブルからそのときの露出時間に応じた明度補正値を読み出し、該明度補正値に従って明度を補正する。 - 特許庁 - A transcoding apparatus of the present invention extracts a QP value and a generated code amount from an inputted stream for the unit of a macro block, predictively computes a frame code amount corresponding to a specific fixed QP value (QP2) and stores it in a buffer.
本トランスコーディング装置は、入力のストリームからマクロブロック単位でＱＰ値と発生符号量を抽出し、特定の固定ＱＰ値（ＱＰ２）に対応したフレーム符号量を予測計算してバッファに記憶する。 - 特許庁 - The sound packet reproducing device further has a clock correcting means for calculating a clock correction value A on the basis of a delay time d_i of the transmission time s_i and the reproduction time a_i, to feed back the clock correction value A to the jitter buffer means.
送信時刻ｓ_ｉと再生時刻ａ_ｉとの遅延時間ｄ_ｉに基づいてクロック補正値Ａを算出し、該クロック補正値Ａをジッタバッファ手段へフィードバックするクロック補正算出手段を更に有する。 - 特許庁 - For instance, a pixel value of the cluster direction necessary for display is made an object to be processed, only the pixel value of the periphery is read from a storing means 13, and after it is converted into RGB data with a conversion part 151, it is stored to a buffer.
例えば表示に必要となるラスタ方向の画素値を処理対象とし、その周辺の画素値のみを格納手段１３から読み出し、変換部１５１にてＲＧＢデータに変換した後、バッファに格納する。 - 特許庁 - Input information of a multi-dimensional arrangement is inputted, and a cumulative information value corresponding to each element position of the input information is calculated, and the cumulative information value is held in a buffer having a prescribed bit size.
複数次元配列の入力情報を入力し、前記入力情報の各要素位置に対応する累積情報値を計算し、前記累積情報値を所定ビットのサイズを持つバッファに保持する。 - 特許庁 - A phase adjustment circuit 31 gives a phase adjustment value Dp, a first number of stages correction value for correcting the delay time caused by the wiring from the first delay circuit 21 to the phase comparison circuit 22 of a master DLL circuit 11, and a second number of stages correction value for correcting the delay time caused by the input buffer circuit 33 and the output buffer circuit 34 of a slave DLL circuit 12.
位相調整回路３１は、マスタＤＬＬ回路１１の第１遅延回路２１から位相比較回路２２までの配線によって生じる遅延時間を補正する第１段数補正値と、スレーブＤＬＬ回路１２の入力バッファ回路３３と出力バッファ回路３４によって生じる遅延時間を補正する第２段数補正値を位相調整値Ｄｐに付与する。 - 特許庁 - When the capacity value Ma is less than the imagined capacity Mo, a buffer memory B24 having a shortage capacity Mb (=Mo-Ma) is set in a memory 23 provided in the host device 2, and the two buffer memories A and B are integrated to be managed in a unified manner.
容量値Ｍａが想定容量Ｍｏ未満のとき、ホスト装置２が有するメモリ２３内に不足分の容量Ｍｂ（＝Ｍｏ−Ｍａ）を持つバッファメモリＢ２４を設定し、２つのバッファメモリＡ，Ｂを統合して一元的に管理する。 - 特許庁 - To provide a transmission controller rapidly converging the residual quantity of data at a proper value in conformity with the fluctuation of the residual quantity of the data of an FIFO buffer resulting from a jitter in a transmission controller conducting asynchronous transmission using the FIFO buffer.
ＦＩＦＯを用いた非同期伝送を行う伝送制御装置であって、ジッタに起因したＦＩＦＯの残存データ量の変動に即応して残存データ量を速やかに適正値に収束させる伝送制御装置を提供する。 - 特許庁 - In the gas supply apparatus 1, concentrated oxygen produced in a PSA (pressure swing adsorption) air separation apparatus main body 2 is stored in a buffer tank 10 and supplied to a buffer tank 12 based on a set flow rate value (a) by a controller-attached flowmeter 36.
このガス供給装置１は、ＰＳＡ空気分離装置本体２で生成される濃縮酸素はバッファタンク１０に貯蔵され、コントローラ付流量計３６により設定流量値ａに基づいてバッファタンク１２に供給される。 - 特許庁 - The preferential value is recalculated periodically or arbitrarily, and a log-in request is issued to the host again to execute log-in negotiation again, thereby dynamically changing the amount of a buffer to be allocated to construct the optimum buffer allocation state on each occasion.
定期的あるいは任意に優先値の再計算を行い、ホストに再ログイン要求を出してログインネゴシエーションを再実行することにより、バッファ割当量を動的に変更してその時々に最適なバッファ割当状態を構築する。 - 特許庁 - When the browser 24 transmits an input result to a server 25 on the basis of the HTML file, the server 25 changes the contents of the buffer 21 in accordance with the input result and a plotting editor part 12 updates the attribute value while referring to the buffer 21.
さらに、ブラウザ２４は、ＨＴＭＬファイルに基づき、サーバ２５へ入力結果を送信すると、サーバ２５は、入力結果に応じて属性バッファ２１の内容を変更し、作画エディタ部１２は、属性バッファ２１を参照して属性値を更新する。 - 特許庁 - An ATM cell whose VPI/VCI value is discriminated to need no rewriting is sent to an output cell buffer 14, and the output selector 15 outputs the ATM cell stored in the output cell buffer 14 to the output side PHY 3-1 to 3-n sequentially.
ＶＰＩ／ＶＣＩ値の書換えが不要と判定されたＡＴＭセルは出力セルバッファ１４に送られ、出力セルバッファ１４に蓄積された後に出力選択器１５から出力側のＰＨＹ３−１〜３−ｎに順次出力される。 - 特許庁 - The method comprises a process for storing a predetermined stencil pattern in a stencil buffer, a process for determining a stencil reference value based on the number of a viewing point and one of RGB components, and a process for determining a color mask so that the one component is drawn in a frame buffer.
ステンシルバッファに所定のステンシルパターンを格納する過程と、視点番号とＲＧＢ成分のうちの１成分とから、ステンシル参照値を決定する過程と、１成分をフレームバッファに描画するようにカラーマスクを決定する過程とからなる。 - 特許庁 - A recording/reproducing application 22 of a host device 2 obtains a capacity value Ma of a buffer memory A17 mounted on the optical disk device 1, and compares it with an imagined capacity Mo of the buffer memory imagined to be necessary for a recording/reproducing operation of continuous data.
ホスト装置２の記録再生アプリケーション２２は、光ディスク装置１が搭載するバッファメモリＡ１７の容量値Ｍａを入手し、連続データの記録再生動作に必要と想定されるバッファメモリの想定容量Ｍｏと比較する。 - 特許庁 - At least one type selected from impurities, for example, Fe, C, B, Ti, Cr is introduced into at least a buffer layer 2a of a compound semiconductor layer structure 2 from the rear face of the compound semiconductor layer structure 2 to increase the resistance value of the buffer layer 2a.
化合物半導体積層構造２の裏面から、化合物半導体積層構造２の少なくともバッファ層２ａに不純物、例えばＦｅ，Ｃ，Ｂ，Ｔｉ，Ｃｒのうちから選ばれた少なくとも１種類を導入し、バッファ層２ａの抵抗値を高くする。 - 特許庁 - The authentication part 14 includes a ROM 140 storing a reference value 145 for authentication, a delay circuit 142 for measuring the time, a command issue circuit 146 for issuing a command for reading a fixed value (equal to the reference value 145) from the storage device, a receiving buffer 147 storing a value read from the storage device as a reception value 148, and a comparator circuit 144.
認証部１４には、認証用の基準値１４５を格納するＲＯＭ１４０、時間を計測するための遅延回路１４２、記憶装置から固定値（基準値１４５と等しい値）を読み出すためのコマンドを発行するコマンド発行回路１４６、記憶装置から読み出された値が受信値１４８として格納される受信バッファ１４７および比較回路１４４を設ける。 - 特許庁 - A data accumulation section 29 accumulates data values of a feature section having a data value that differs from that of other codes, is characteristic, and is invariable for a code for composing time information included in a time code in input waveform data, and stores in an accumulation value buffer 30 for storing the accumulation value.
データ累算部２９は、入力波形データにおいて、タイムコードに含まれる時刻情報を構成する符号について他の符号と異なる固有でかつ一定のデータ値を有する特徴区間のデータ値を累算し、当該累算値を格納する累算値バッファ３０に格納する。 - 特許庁 - When a start processing means 119 is started by task management 120, the start processing refers to a start table 118 to perform measurement processing by an input value measuring means 116 according to a set timing, and stores an input value in an input value storage buffer 114.
タスク管理１２０により起動処理手段１１９が起動されると、起動処理は起動テーブル１１８を参照し、設定されているタイミングに応じて入力値計測手段１１６による計測処理を行い、入力値を入力値記憶バッファ１１４に記憶する。 - 特許庁 - The SC correction control section 13 outputs an SC value 107 included in an SN value 105 extracted by an SAR-PDU (segmentation and reassembly protocol data unit) header extraction section 1 and an SC correction instruction signal 132 for correcting the wrong SC value by the SC correction control signal 131 to an SN buffer 11.
ＳＣ訂正制御部１３は、ＳＡＲ−ＰＤＵヘッダ抽出部１が抽出したＳＮ値１０５に含まれるＳＣ値１０７と、ＳＣ訂正制御信号１３１により、誤っているＳＣ値を訂正するＳＣ訂正指示信号１３２をＳＮバッファ１１に出力する。 - 特許庁 - When the comparison part 8b detects matching of the counted value and the counted value of the second counter 8a an address information calculation part 5 inputs address information in the buffer 3 of the compression frame specified by the counted value from an address detection part 8c and calculates the address information on a flash memory 11 of the specified frame.
比較部8bがそのカウント値と第二のカウンタ8aのカウント値との一致を検出した時、アドレス情報算出部5は、そのカウント値で特定される圧縮フレームのバッファ3でのアドレス情報をアドレス検出部8cから入力し、その特定フレームのフラッシュメモリ11上のアドレス情報を算出する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
