「cache」を含む例文一覧(5775)
＜前へ 1 2 .... 104 105 106 107 108 109 110 111 112 .... 115 116 次へ＞- Since rotational processing is not required when writing if a character image being used at writing is identical, even the rotational direction thereof, to character image data registered in the cache memory, the time required for data conversion can be shortened when writing.
キャッシュメモリに登録した文字イメージデータと回転方向まで同じ文字イメージを描画時に使用する場合は、描画時に必要となる回転処理も不要となるため、描画時に費やされていたデータ変換にかかる時間を短縮することができる。 - 特許庁 - To speed up display in a client device by efficiently using a cache memory even if a place or a time zone wherein the client device is used changes, about screen data frequently changing when executing an application program, in a server based computing system.
サーバベースコンピューティングシステムにおいて、アプリケーションプログラムの実行の際に頻繁に変化する画面データについて、クライアント装置を使用する場所や時間帯が変化してもキャッシュメモリを効率的に使用してクライアント装置での表示を高速化する。 - 特許庁 - A CPU 101 controls a memory field accessed by a scanner interface 114, a CCD compensating section 113, an output image processing section 112, and printer interface 111, and performs coherency control disabling contents of cache memories 120 and 121 if necessary.
ＣＰＵ１０１は、スキャナインターフェース１１４、ＣＣＤ補正部１１３、出力画像処理部１１２、プリンタインターフェース１１１がアクセスするメモリ領域を管理し、必要に応じてキャッシュメモリ１２０，１２１の内容を無効化する等のコヒーレンシ管理を行う。 - 特許庁 - The RIP unit 120 having received the "creating" response, according to setting, performs control of whether to wait for creation completion of the cache data of the object by the other RIP unit 120 or to perform RIP processing on PDL data of the object without waiting.
「作成中」応答を受け取ったＲＩＰ部１２０は、設定に従い、他のＲＩＰ部１２０による当該オブジェクトのキャッシュデータの作成完了を待つか、待たずに当該オブジェクトのＰＤＬデータをＲＩＰ処理するかの制御を行う。 - 特許庁 - A cache device 1 includes: a WAY information buffer 79 wherein WAY information being a selection result of WAY in an instruction which has accessed a cache memory 14 is stored; and a control circuit 80 which controls, during repeated execution of a series of instruction groups, storing processing for storing WAY information in the instruction groups into a WAY information buffer 79 and readout processing for reading out WAY information from the WAY information buffer 79.
本発明にかかるキャッシュ装置１は、キャッシュメモリ１４へアクセスした命令におけるＷＡＹの選択結果であるＷＡＹ情報を格納するＷＡＹ情報バッファ７９と、一連の命令群が繰り返し実行されている間に、当該命令群におけるＷＡＹ情報をＷＡＹ情報バッファ７９へ格納するための格納処理及びＷＡＹ情報バッファ７９からＷＡＹ情報を読み出すための読み出し処理を制御する制御回路８０と、を備える。 - 特許庁 - The network device controller is provided with a display means displaying device information, a communication means communicating with the server application obtaining and setting information on a device, a data converting means converting data transmitted/received by the communication means and a device information storage means which temporarily stores information of the device, returns cache information instead of information acquired from the device and compares cache information with setting information with respect to the device.
ネットワークデバイス制御装置において、デバイス情報を表示する表示手段と、デバイスの情報を取得／設定するサーバアプリケーションと通信する通信手段と、上記通信手段により送受信するデータを変換するデータ変換手段と、デバイスの情報を一時的に格納しデバイスから取得する情報の代わりにキャッシュ情報を返すこととキャッシュ情報とデバイスに対する設定情報を比較するデバイス情報格納手段と、を有することを特徴とするネットワークデバイス制御装置。 - 特許庁 - A cache memory 100 having an auxiliary address array 120 for storing a copy of a part of an address array 110 and an auxiliary data memory 140 for storing a copy of a part of a data memory 130 detects the non-coincidence of contents between both the memories 130, 140 by a comparator 172.
アドレスアレイ１１０の一部のコピーを保持する補助アドレスアレイ１２０と、データメモリ１３０の一部のコピーを保持する補助データメモリ１４０とを有し、比較器１７２によってデータメモリ１３０と補助データメモリ１４０との内容の不一致を検出する。 - 特許庁 - A digital cache transfer control part 100 transfers the value accumulated in the contact type IC card to a non-contact type IC chip 20 within its own machine through a card interface 10 according to the request from a user through a key input part 30.
電子マネー転送制御部１００は、キー入力部３０を通じた利用者からの要求に応じ、カードインターフェイス１０を通じて、接触型ＩＣカードに蓄積されるバリューを、自機内の非接触型ＩＣチップ２０に転送するようにしたものである。 - 特許庁 - When a power failure occurs during erasure processing of the flash memory 150, the erasure block management table 43 is referred to, and the data corresponding to the erasure from the flash memory 150 based on the data storage situation are newly evacuated to the flash memory 150 from a cache memory 130.
フラッシュメモリ１５０の消去処理中に停電が起こった場合には、消去ブロック管理テーブル４３を参照し、データ記憶状況に基づいてフラッシュメモリ１５０から消去した分のデータを、キャッシュメモリ１３０からフラッシュメモリ１５０に再度退避させる。 - 特許庁 - Also, the transfer of data in the HDD 101 is directly controlled by performing the setting of the term of validity of data in the cache memory 106, the notification of a time when any access from the controller is not generated at the minimum, and the destination of an interface to be used.
あわせて、キャッシュメモリ１０６におけるデータの有効期間の設定、最低限コントローラからのアクセスが発生しない時間の通知、用いるインターフェイスの指定を行えるようにすることで、ＨＤＤ１０１内のデータの移動を直接制御可能にする。 - 特許庁 - When it is decided that the contents are the large capacity contents or the like, and the added first traffic is larger than the threshold, the cache server 601 transmits a download feasible estimated time to the terminal 201, and transfers the contents request to the contents server 101 in the case other than the above.
キャッシュサーバ６０１は、大容量コンテンツ等であると判定され、かつ、加算された第１のトラフィックが閾値より大きい場合に、ダウンロード可能予定時刻を端末２０１に送信し、これ以外の場合はコンテンツ要求をコンテンツサーバ１０１に転送する。 - 特許庁 - To provide a means capable of confirming the supply situation of an order and confirming remaining time in a course with a time limit without permitting a customer to call a clerk and for previously calculating a bill to be split to each without the need of going to a cache register and performing calculation and accounting.
客が店員をコールしたりすることなく注文の提供状況の確認や時間制限付きコースにおける残り時間の確認ができ、そしてレジに行って計算や会計をすることなく事前に割り勘計算を行えるようにする手段の提供。 - 特許庁 - For the cache address of the data copy accompanied by an access request and the state information indicating the processor caching the address, the fine grain snoop filter and a rough grain snoop filter are compared, and a snoop is issued to a related processor according to the result of comparison.
アクセス要求に伴うデータコピーのキャッシュアドレスと、アドレスをキャッシュしているプロセッサを示す状態情報について、細粒度スヌープフィルタ及び粗粒度スヌープフィルタを照合し、その照合結果に従って関係するプロセッサに対してスヌープの発行を行う。 - 特許庁 - To provide a garment having cup parts, which lifts the bust as a whole by a cache-coeur provided on the surfaces of the right and left cup parts to softly wrap the bust to increase the volume of the bust and make the bust silhouette look beautiful, excellent in wearing feeling and having lovely appearance.
左右カップ部の表面に設けたカシュクールによって、全体的にバストを掬い上げてソフトに包み、バストのボリュームアップを図りバストシルエットを美しく見せることができると共に、着用感に優れ外観美麗なカップ部を有する衣類を提供する。 - 特許庁 - The business profit/property security making system is provided with the business managing computer of the businessman, the entrusted managing computer of a service side (bond management collecting company) managing business profit/property and managing the cache flow of business and a communication means including the Internet.
事業者の業務管理コンピュータと、事業収益・資産の管理及びその事業のキャッシュフローを管理するサービサー（債券管理回収会社）の受託管理コンピュータと、インターネットを含む通信手段とで構成された事業収益・資産証券化システム。 - 特許庁 - In the case of performing pre-fetching, a multiplexer 6 is controlled by the value of the register 15 and an adder 17 adds either of a pixel width designation register 3 or a cache line offset 4 with a last-time reference address latched in an address latch 2 to obtain the address of a pre-fetching destination.
プリフェッチする場合には、プリフェッチ指定レジスタ１５の値によりマルチプレクサ６を制御し、画素幅指定レジスタ３あるいはキャッシュライン・オフセット４のいずれかを、アドレスラッチ２にラッチされている前回参照アドレスと加算器１７で加算し、プリフェッチ先アドレスを得る。 - 特許庁 - The packet analyzing part 1 retrieves the associative storage memory 4 with the packet identification information, reads the layer 4 header information from the cache memory 5 corresponding to the retrieval result and overwrites the layer 4 header information in a high-speed small capacity memory 3 in the case of an intermediate or final fragment packet.
パケット解析部１は中間または最終フラグメントパケットの場合、パケット識別情報にて連想記憶メモリ４を検索し、その検索結果に対応するキャッシュメモリ５からレイヤ４ヘッダ情報を読出し、高速小容量メモリ３に上書きする。 - 特許庁 - To provide a data generation system, a data generation method, and a data generation program for variable data printing that are capable of suppressing deterioration of performance by preventing occurrence of a swap due to excess of the capacity of a cache memory by the total capacity of a reusable object.
再利用オブジェクトの総容量がキャッシュメモリの容量を超えることによるスワップの発生を防止することで、パフォーマンスの低下を抑制し得るバリアブルデータ印刷のためのデータ生成システム、データ生成方法およびデータ生成プログラムを、提供する。 - 特許庁 - When an erasing instruction is outputted from an operating section 1 to an erasing section 7, the management information of an image for which an erasing instruction is issued among combinations of management information and image data stored for each image is read and stored in an erased data cache section 4b of a RAM 4.
操作部１から削除部７に対して削除指示が出力されたとき、画像毎に格納されている管理情報と画像データの組のうち、削除指示された画像の管理情報を読み出してＲＡＭ４の削除データ一時記憶部４ｂに格納する。 - 特許庁 - When the M-line parameters continuous with the M-line parameters which are read last time are not present in the two-dimensional table, the content of the cache memory 404 is updated using the M-line continuous parameters as new parameters by returning to the starting line of the two-dimensional table.
また、２次元テーブルに、前回読み出したＭ行のパラメータに連続するＭ行のパラメータが存在しない場合は、２次元テーブルの先頭の行に戻って連続するＭ行のパラメータを、新たなパラメータとしてキャッシュメモリ４０４の内容を更新する。 - 特許庁 - The cache management of processing data in the memory can be performed easily by controlling using an upper-level counter incrementing each time a block counter exceeds a number storable in the memory, in addition to the block counter incrementing at the time one block is completed in each processing means.
各処理手段の1ブロック終了毎にインクリメントするブロックカウンタに加えて、ブロックカウンタがメモリに格納できる数を超える毎にインクリメントする上位カウンタを組み合わせて制御することで、メモリ上の処理データのキャッシュ管理を容易に行うことができる。 - 特許庁 - A pending direction part 96 performs pending directions to temporarily stop issuance of requests relevant to reading of the data to the CPUs other than the corresponding CPU, in synchronization with outputting of the data of the address maintained in the cache line address information maintenance part 94 to the corresponding processor.
ペンディング指示部９６は、キャッシュラインアドレス情報保持部９４に保持されたアドレスのデータが当該プロセッサへ出力されることに同期して、データのリードに関連するリクエストの発行を一時停止させるペンディング指示を該ＣＰＵ以外のＣＰＵに行う。 - 特許庁 - When an image of a processing object to be evaluated is designated, a CPU 12 judges whether or not a processing result of processing to be performed during calculating feature quantity and/or an individual evaluation value is stored in a cache 30 about the image of a processing object.
評価を行う処理対象の画像が指定されると、ＣＰＵ１２が処理対象の画像について、特徴量および／または個別評価値を算出する際に行われる処理の処理結果がキャッシュ３０に記憶されているか否かを判定する。 - 特許庁 - At the receiving of the reading request of a predetermined logical address(LBA) from a diskless PC 1002, a data transfer control part 1008 of a cache device 1004 inquires for the storage location of access pattern information to an IP name server device 1017, and acquires access pattern information.
キャッシュ装置１００４のデータ転送制御１００８部は、ディスクレスＰＣ１００２から、既定の論理アドレス（ＬＢＡ）の読出要求を受け取ると、ＩＰネームサーバ装置１０１７にアクセスパタン情報の格納場所を照会して、アクセスパタン情報を取得する。 - 特許庁 - During address translation, if a translation cache miss occurs while an outstanding miss is being handled, the pipeline may be stalled and the command causing the second miss and all subsequent commands may be processed again after the first miss is handled.
アドレス変換の際に、未解決のミスが処理されている間に変換キャッシュ・ミスが発生した場合には、パイプラインをストールさせて、第１のミスが処理された後に、第２のミスを引き起こしている命令と後続のすべての命令とを再び処理することができる。 - 特許庁 - To efficiently enable connection of power source lines of a DRAM placed in an upper layer to power source lines of a DRAM placed in a lower layer and in proper density without constraint of wiring while using the DRAM as cache memory.
ＤＲＡＭをキャッシュメモリとして用いながらも、上層側に配線されるＤＲＡＭの電源線を、下層側に配設されるＤＲＡＭの電源線に対して、配線の制約を受けることなく、効率よく適正な密度で接続することができる半導体集積回路を提供する。 - 特許庁 - The musical sound signal generator includes: a cache circuit 740, in response to a musical sound generation command, reading the compressed data from the waveform memory WM within an assigned arithmetic processing period; and a decode circuit 750 that decodes the compressed data and outputs it as data representing the peak values.
楽音の発生指示に応答して、割り当てられた演算処理期間内に、波形メモリＷＭから圧縮データを読み出すキャッシュ回路７４０と、圧縮データをデコードして波高値を表すデータとして出力するデコード回路７５０を設ける。 - 特許庁 - To provide a code generation method and a compiler which can efficiently arrange data in a program on a computer provided with an on-chip memory having a function for changing memory capacity to be allocated according to a program and a built-in memory such as a cache memory.
プログラムによって割当てるメモリ容量を変更する機能を有するオンチップメモリおよびキャッシュメモリ等の内蔵メモリを備えた計算機に対して、プログラム中のデータを効率良く配置することができるコード生成方法およびコンパイラを提供する。 - 特許庁 - To provide a processor system allowing prevention of reduction of system performance without drastically expanding circuit size when a defect is present in a part of a word line of an SRAM (Static Random Access Memory) used for a cache memory or even when a part of the word line fails.
キャッシュメモリに使用されるＳＲＡＭのワードラインの一部に欠陥がある場合やワードラインの一部が故障してしまった場合であっても、回路サイズを大幅に拡大することなく、システム性能の低下を防止することができるプロセッサシステムを提供すること。 - 特許庁 - To provide a computer system with which a cache memory with high hit rate and also with less overhead of access even with small capacity is given to a storage medium using a flash memory as a main medium, writing to the flash memory is quickened and writing frequencies are reduced.
フラッシュメモリを主媒体とする記憶装置に小容量でもヒット率が高く、アクセスのオーバーヘッドも少ないキャッシュメモリを付与することが可能になり、フラッシュメモリへの書き込みを高速化し、書き換え回数も低減させることが可能なコンピュータシステムを提供する。 - 特許庁 - The address information of object data is stored in an ELA register 160 at the time of starting cache ejection processing by BackEviction, and while the address of data whose aquisition is requested from a processor exists in an ELA register 160, a request processing part continues to re-execute the data acquisition processing.
ＢａｃｋＥｖｉｃｔｉｏｎによるキャッシュ排出処理の開始時に対象データのアドレス情報をＥＬＡレジスタ１６０に格納し、プロセッサから取得要求のあったデータのアドレスがＥＬＡレジスタ１６０に存在する間はリクエスト処理部がデータ取得処理を再実行し続ける。 - 特許庁 - When reply data with the new contents is transferred from a proxy 230 on the server side to a proxy 240 to the client side, the data is correlated with fingerprint calculated by applying a hush function to the data and registered in a finger print cache in both of the proxies 2.
サーバ側プロキシ２３０からクライアント側プロキシ２４０へ新たな内容のリプライデータを転送するにあたって、両プロキシ２にて、該データと該データにハッシュ関数を適用して算出したフィンガープリントとを対応付けて、フィンガープリント・キャッシュに登録しておく。 - 特許庁 - To provide a memory controller and a memory control method for shortening the execution time of a storage operation in a storage medium even when a series of write data having relationship to specific write data are discontinuously temporarily stored in a cache memory.
特定の書込データとの間に関連性を有する一連の書込データがキャッシュメモリに不連続に一時記憶された場合であっても、記憶媒体への記憶動作の実行時間を短縮させることが可能なメモリ制御装置及びメモリ制御方法を提供する。 - 特許庁 - To solve the problems that latency becomes large since writing processing (DMA Write) is required twice and that performance such as data reading processing is lowered since data and a status do not fit in one cache line when they are read.
２回の書込み処理（ＤＭＡ Ｗｒｉｔｅ）が必要であるので、レイテンシが大きくなるという問題点と、データとステータスとを読み出すと一つのキャッシュラインに収まらないので、データ読込み処理などのパフォーマンスが低下するという問題点とを課題とする。 - 特許庁 - A packet analyzing apparatus 4 monitors a concentration level of input and output access from an access apparatus 3 to a disk device 11; specifies a data area to which the concentration level of input and output access exceeds a first threshold; and instructs a storage server 10 to cache the data area.
パケット解析装置４は、アクセス装置３からのディスク装置１１への入出力アクセスの集中度を監視し、その入出力アクセスの集中度が第１の閾値を超えるデータ領域を特定し、ストレージサーバ１０に対し、そのデータ領域のキャッシュを指示する。 - 特許庁 - When referring to a memory from a CPU, a compare address generated by the compare generating part of a cache control part is compared with addresses from address tag parts 61 and 62 dedicated to nodes #1 and #2 by comparators 63 and 64 and the result is reported to a data selector 68 by a signal line.
ＣＰＵからのメモリ参照時に、キャッシュ制御部のコンパレート生成部によって生成されたコンパレートアドレスはコンパレータ６３，６４でノード＃１，＃２専用のアドレスタグ部６１，６２からのアドレスと比較され、その結果が信号線によってデータセレクタ６８に通知される。 - 特許庁 - In the case of reading out data from a system memory 128 to be written in a device arranged along a PCI bus, bus traffic between the PCI bus and a cache memory 126 is monitored, the characteristics of the device are judged and a method for managing data within the range of the memory 126 is changed in accordance with the judged result.
ＰＣＩバスに沿って配置される装置へシステム・メモリからデータを読み取る時、ＰＣＩバスとキャッシュ・メモリの間のバス・トラフィックを監視して、当該装置の特性を判断し、それに応じてキャッシュ・メモリの範囲内でデータを管理する方法を変更する。 - 特許庁 - This data managing method is provided with a step for identifying the generation of a request to data in a system memory from a device and the absence of the requested data in a data storage area 204 of a cache memory 128 at present and a step for reading data out of a system memory to the data storage area 204.
デバイスによるシステム・メモリのデータ要求が発生し、要求されたデータが現在キャッシュ・メモリ１２８のデータ記憶領域２０４に存在しないことを識別するステップと、システム・メモリからデータ記憶領域２０４にデータを読み出すステップを備える。 - 特許庁 - When a client 2 reads HTML data on a WWW server 7, a print server 3 is allowed to function as a proxy server so that HTML data can be received, and that the received HTML data can be cached in a prescribed cache memory, and transmitted to the client 2.
クライアント２がＷＷＷサーバ７上のＨＴＭＬデータを閲覧するときは、プリント・サーバ３は、プロキシ・サーバとして機能するので、ＨＴＭＬデータを受信して、受信したＨＴＭＬデータを所定のキャッシュメモリにキャッシュし、クライアント２に送信する。 - 特許庁 - To provide a driver that is connected to a recording and reproducing master unit for an information recording medium and that can properly predict an address of reproduced data to conduct cache processing in the case of reproducing data recorded on the information recording medium.
情報記録媒体の記録・再生用の主装置に接続されるドライブ装置であって、情報記録媒体に記録されたデータの再生に際して、適切に再生するデータのアドレスを予測してキャッシュ処理を行うことができるドライブ装置を提供する。 - 特許庁 - To provide a communication proxy device for realizing access to latest information data at high speed while utilizing a cache and realizing high- speed access control by a simple instruction without changing a server device or a client device for an access request to information data.
情報データへのアクセス要求に対して、サーバ装置やクライアント装置を変更せずに、キャッシュを生かしながら高速でかつ最新の情報データへのアクセスを実現し、かつ、簡単な指示で高速なアクセス制御を実現する通信プロキシ装置を提供する。 - 特許庁 - Decoded addresses are utilized to execute all the test of N times of read-miss, N times of write-miss, N times of line fill, and cast-out operation to N mutually different addresses of the data cache.
そして、デコーディングされたアドレスを利用してデータキャッシュのＮ個の互いに異なるアドレスに対するＮ回のリード−ミス（ｒｅａｄ−ｍｉｓｓ）、Ｎ回の書き込み−ミス（ｗｒｉｔｅ−ｍｉｓｓ）、およびＮ回のラインフィルおよびキャストアウト動作に対するテストを全部実行する。 - 特許庁 - A disk array device includes: a controller; a first disk that stores original data; a second disk that forms a mirror configuration with the first disk and stores the original data while eliminating multiplicity; and a cache memory that temporarily stores the original data subjected to writing or reading.
ディスクアレイ装置は、コントローラと、オリジナルデータを格納する第１ディスクと、第１ディスクとミラー構成であり、且つ、オリジナルデータを重複を排除して格納する第２ディスクと、ライト又はリード対象となったオリジナルデータを一時的に格納するキャッシュメモリと、を有する。 - 特許庁 - The cache memory control circuit includes a plurality of counters 32a-32d and 34a-34d, which are provided for each of sets 21a-21d and memory spaces A and B, to count data of a corresponding memory space stored in a corresponding set.
キャッシュメモリ制御回路は、それぞれがセット２１ａ〜２１ｄ毎及びメモリ空間A及びB毎に設けられ、それぞれが対応するセットに対応するメモリ空間のデータがいくつ格納されているかをカウントする複数のカウンタ３２ａ〜３２ｄ及び３４ａ〜３４ｄを有する。 - 特許庁 - A control part 11 allocates a part of the nonvolatile semiconductor memory 14 to a logical address space so that it is used as a storage area of actual data, and uses other part of the nonvolatile semiconductor memory 14 as a nonvolatile cache area of the storage part 16.
そして、制御部１１は、不揮発性半導体メモリ１４の一部を、実データの記憶領域として使用すべく論理アドレス空間に割り当て、当該不揮発性半導体メモリ１４のその他の一部を記憶部１６の不揮発性キャッシュ領域として使用する。 - 特許庁 - To provide a communication device capable of updating contents of a cache that is performed when a corresponding relationship between the other communication device being an object to communicate and an address on a network is changed in timing suitable for performing communication while suppressing a load on the network.
通信対象となる他の通信装置とネットワーク上のアドレスとの対応関係が変化した場合に行われるキャッシュの内容の更新を、ネットワークの負荷を抑えつつ、通信を行うのに適したタイミングで行うことができる通信装置を提供すること。 - 特許庁 - The communication control apparatus replaces a MAC address of the destination addresses of another server, which is included in the ARP (Address Resolution Protocol) cache of the personal computer, with the MAC address of the communication control apparatus to guide the packet from the personal computer to the communication control apparatus.
通信制御装置は、当該パーソナル・コンピュータのＡＰＲキャッシュに含まれている他のサーバの宛先アドレスのうち、ＭＡＣアドレスを当該通信制御装置のＭＡＣアドレスに置き換えて、パーソナル・コンピュータからのパケットを、通信制御装置に誘導する。 - 特許庁 - The controller programming device is constituted of the PLC 102 provided with a symbol data base 123 for storing symbolic variables corresponding to variables indicating respective memory addresses and a programming device 101 for storing the same cache data 115 as data stored in the data base 123.
シンボリックな変数がメモリアドレスを示す変数に対応して、そのシンボリックな変数を格納するシンボルデータベース１２３を備えたＰＬＣ１０２と、シンボルデータベース１２３に格納されたデータと同じキャッシュデータ１１５を保持するプログラミング装置１０１とから構成する。 - 特許庁 - The flash of the address of the address array 25 is performed on the basis of the address transmitted from the flash address arrays 24, 34, and the flash processing is terminated when a cache control circuit 23 receives END signals from both of the master unit 2 and the slave unit 3.
フラッシュアドレスアレイ２４，３４から送出されたアドレスを基にアドレスアレイ２５の該当アドレスのフラッシュを行い、キャッシュ制御回路２３がマスタユニット２とスレーブユニット３との両方からのＥＮＤ信号を受信していた場合にフラッシュ処理を終了する。 - 特許庁 - To provide an access control method, a disc control device, and a storage device allowing data access when no competition is caused between access areas even if cache segments compete mutually and performing parallel access processing for improvement in access performance.
本発明は、アクセス制御方法、ディスク制御装置及び記憶装置に関し、キャッシュセグメントの競合があっても、アクセス範囲が競合していなければデータのアクセスを許可することでアクセスを並列に処理してアクセス性能を向上することを目的とする。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
