「cache」を含む例文一覧(5775)

＜前へ 1 2 .... 106 107 108 109 110 111 112 113 114 115 116
  • When a connection button is clicked, a personal digital assistant 11 transmits input password and a terminal ID uniquely assigned to the personal digital assistant 11 to a portal server 17 for instructing connection, and downloads a portal site page and unique information, and stores the downloaded portal site page and unique information in a prescribed folder different from the cache of a browser, and disconnects the line.
    携帯情報端末１１は、接続ボタンがクリックされたとき、入力されたパスワードと携帯情報端末１１に固有に割り当てられた端末ＩＤとをポータルサーバ１７に送信することにより接続指示を行い、ポータルサイトページと固有情報をダウンロードした後に、ダウンロードしたポータルサイトページと固有情報とをブラウザのキャッシュとは異なる所定フォルダに格納してから回線を切断する。 - 特許庁
  • This cluster-configured file server is configured to mutually hold data in a memory to be used as the cache of data between cluster nodes by an RDMA(Remote Direct Memory Access), and to improve the availability of the data against any hardware failure, and to shorten a service stop period by making it unnecessary to perform data succession processing in the fail-over processing of the nodes.
    クラスタ構成をとるファイルサーバにおいて、データのキャッシュとして使用されるメモリ内のデータをＲＤＭＡ（Ｒｅｍｏｔｅ Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）によりクラスタノード間で相互に保持することにより、ハードウェア障害に対するデータの可用性を向上させるとともに、ノードのフェイルオーバ処理におけるデータ引継ぎ処理を不要とすることにより、サービス停止期間を短縮可能とする - 特許庁
  • The single-chip multiprocessor includes processing elements 16 each including a CPU 20, a network interface 32 connected to the CPU, an adjustable prefetch instruction cache 24 connected directly to the CPU and network interface, and a data transfer controller 30 connected directly to the CPU and a concentrated common memory 28 which is connected to the respective processing elements and shared by the processing elements.
    ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁
  • When the instruction fetch part 31 tries to fetch an instruction from the instruction cache 1, a specific instruction execution control part 34 in the processor core 3 reads instruction analysis information corresponding to the instruction from the instruction analysis information storage area 13, and when the read instruction analysis information indicates that the instruction is a specific instruction, controls the operation of the instruction fetch part 31 and the instruction decoding part 32.
    プロセッサコア３の特定命令実行制御部３４は、命令フェッチ部３１が命令キャッシュ１から命令をフェッチするときに、その命令に対する命令解析情報を命令解析情報記憶領域１３から読み出し、その命令が特定の命令であることを読み出した命令解析情報が示しているときは、命令フェッチ部３１および命令デコード部３２の動作を制御する。 - 特許庁
  • A cache line or a set, having defects, is deleted using array built-in self-test logic, together with the codes and hardware, a corresponding fuse repair value is distinguished, and call home is conducted by foreseeing the future, when a spare fuse cannot be used.
    アレイ組込みセルフテスト論理をコードおよびハードウェアと共に使用して、欠陥のあるキャッシュ・ラインまたはセットを削除し、対応するヒューズ修理値を識別し、予備ヒューズが使用不能な場合に先を見越してコール・ホームを行い、次のシステム再始動のためにソフト・ヒューズ修理をスケジューリングし、次の再始動時のライン削除をスケジューリングし、削除およびヒューズ修理をテーブルに保管し、ログ記録されていない欠けている削除がある場合にコール・ホームを行う。 - 特許庁
  • A computer system management server monitors the operating state of each component element, business response time and the like, uses information about previously given processes such as required performance and the monitor information collected, and provides instructions to allocate an amount of processing to each port, allocate the amount of cache to data, and change the logical composition of a disk system, etc.
    計算機システムの管理サーバは、各構成要素の稼動状態や、業務の応答時間等をモニタし、要求性能等の予め与えた処理に関する情報や収集したモニタ情報を用いて、処理を実施するときやモニタ値からチューニングが必要と判断した場合に、ポートにおける処理量の割り当てや、データに対するキャッシュ量の割り当て、ディスク装置の論理構成等の変更指示を出す。 - 特許庁
  • In a packet transferring device 100 for performing transfer processing that updates a packet obtained from an input interface 101 and outputting the packet from an output interface 102, a bit string extracted from an optional part in a packet transferred in the past is stored in a bit string cache 107, and a parameter obtained by various table retrieval executed by the past transfer processing is stored in a processing parameter storing part 108.
    入力インタフェース１０１から取り込んだパケットを更新して出力インタフェース１０２から出力する転送処理を行うパケット転送装置１００において、過去に転送処理したパケット中の任意部分から抽出したビット列をビット列キャッシュ１０７に保持し、過去の転送処理で実行した各種テーブル検索によって得られたパラメータを処理パラメータ保持部１０８に保持する。 - 特許庁
  • Namely, the distributed object managing means is made to have a function registering information of clients CL1 to CL3 to be registered, a function caching a service held by another distributed object managing means, a function obtaining information required from the registered clients CL1 to CL3 and providing that to the clients, and a function updating a cache, so that functioning as the portal service PS1.
    すなわち、分散オブジェクト管理手段には、登録すべきクライアントＣＬ１〜ＣＬ３の情報を登録する機能や他の他の分散オブジェクト管理手段が有するサービスをキャッシュする機能、前記登録されたクライアントＣＬ１〜ＣＬ３から要求された情報を取得してそれを当該クライアントに提供する機能、キャッシュの更新機能などを持たせることによってポータルサービスＰＳ１として働かせる。 - 特許庁
  • The storage device is provided with a channel control part for receiving a data input/output request, a cache memory for storing data, a disk control part for performing a data input/output processing, and a plurality of disk drives for storing data and constituted so that at least two or more disk drives perform data input/output to/from the disk control part at communication speeds different from each other.
    データ入出力要求を受信するチャネル制御部と、データを記憶するためのキャッシュメモリと、前記データ入出力要求に応じて、データの入出力処理を行うディスク制御部と、データを記憶するための複数のディスクドライブとを備え、少なくとも２以上の前記ディスクドライブがそれぞれ異なる通信速度で前記ディスク制御部とデータ入出力を行うストレージ装置に関する。 - 特許庁
  • This device has a comparative means for comparing a content registered in a cache memory with a content referred to at present, a priority calculating means for calculating the priority of the order of ensuring the band, a band ensuring means ensuring the band left for the user in reference to the calculated priority and the band requested by the content, and a content acquisition means for acquiring the content by the use of the ensured band.
    キャッシュメモリに登録されているコンテンツと、現在参照しているコンテンツとを比較する比較手段と、帯域を確保する順番の優先度を計算する優先度計算手段と、上記計算された優先度と、コンテンツが要求する帯域とを参照し、ユーザに残された帯域を確保する帯域確保手段と、上記確保された帯域を使用し、コンテンツを取得するコンテンツ取得手段とを有する。 - 特許庁
  • The single-chip multiprocessor comprises a plurality of processing elements 16, including a CPU 20, a network interface 32 connected to the CPU, an adjustable pre-fetch instruction cache 24 directly connected to the CPU and the network interface, and a data transfer controller 30 directly connected to the CPU; and a centralized shared memory 28 connected to each processing element and shared by each processing element.
    ＣＰＵ２０と、該ＣＰＵに接続しているネットワークインタフェース３２と、該ＣＰＵと該ネットワークインタフェースに直接接続しているアジャスタブルプリフェッチ命令キャッシュ２４と、該ＣＰＵに直接接続しているデータ転送コントローラ３０とを含んでなる複数のプロセッシングエレメント１６と、各プロセッシングエレメントに接続し各プロセッシングエレメントによって共有される集中共有メモリ２８とを含んでなるシングルチップマルチプロセッサ。 - 特許庁
  • In acquiring context information as dynamically changing information relating to a document from a context server, the UI part 21 displays an icon showing the context server, and detects an operation for the icon, and the communication part 23 requests the transmission of the context information to the context server, and receives the transmitted context information, and the processing part 22 stores the context information as cache information 26 in the storage part 24.
    文書に関する動的に変化する情報であるコンテキスト情報をコンテキストサーバから取得する際、ＵＩ部２１が、コンテキストサーバを表すアイコンを表示してそのアイコンに対する操作を検出し、通信部２３が、コンテキストサーバへコンテキスト情報の送信を要求して送信されたコンテキスト情報を受信し、処理部２２が、そのコンテキスト情報をキャッシュ情報２６として記憶部２４に記憶する。 - 特許庁
  • The method is provided for failing over from a dual active mode of first and second controllers to a single active mode of the first controller by relying on previously mirrored cache data by the second controller; reinitializing the second controller; and failing back to the dual active mode by copying cached data directly from the first controller to the second controller.
    第２のコントローラが故障すると、第２のコントローラが第１のコントローラのキャッシュに予めミラリングしたキャッシュ・データに依存して、２台のコントローラの二重アクティブ・モードから第１のコントローラの単一アクティブ・モードにフェイルオーバーし、第２のコントローラが再稼動可になると再初期化し、第１のコントローラのキャッシュ内のデータを第２のコントローラのキャッシュに直接コピーすることにより二重アクティブ・モードにフェイルバックする。 - 特許庁
  • The number of polygons consisting of the polygon groups arranged in a second direction is decided so that image data corresponding to the polygons positioned at the border sections to the object blocks among polygons consisting of a just before block that is a just before block of the object blocks is stored in a z data cache 126 when a depth test is performed by using image data corresponding to the polygons consisting of the object blocks.
    ポリゴン群を構成するポリゴンの第１の方向に並ぶ数は、対象ブロックを構成するポリゴンに対応する画素データを用いてデプステストが行われるときに、その対象ブロックの直前の対象ブロックである直前ブロックを構成するポリゴンのうち、対象ブロックとの境界部分に位置するポリゴンに対応する画素データを、ｚデータキャッシュ１２６が記憶しているように、決定される。 - 特許庁
  • This prefetch method for processing the program including a linked list structure using a computer has: a first execution step for executing the program, and storing order of a memory address accessed according to execution of an instruction of the program; and a second execution step for fetching data to be previously acquired from a memory to a cache based on the order stored by the first execution step, and executing the program.
    コンピュータを用いたリンクリスト構造を含むプログラムを処理する際のプリフェッチ方法であって、プログラムを実行し、プログラムの命令の実行に伴ってアクセスされたメモリアドレスの順番を記憶する第１実行ステップと、第１実行ステップにより記憶された順番に基づいて、事前に取得されるべきデータをメモリからキャッシュにフェッチし、プログラムを実行する第２実行ステップと、を具備する。 - 特許庁
  • The image output device is provided with a pattern acquisition means for acquiring rectangular patterns specified by a parameter, a means for drawing the specified rectangular patterns within a range of a specified graphic so that they are paved like tiles, a means for caching the once specified rectangular patterns and a pattern retrieving means for retrieving whether or not the rectangular pattern corresponding to an optional parameter exists in a cache.
    本発明の画像出力装置は、パラメータにより指定された矩形パターンを取得するパターン取得手段と、指定された図形の範囲内を指定された矩形パターンをタイル状に敷き詰めるように描画する手段と、一度指定された矩形パターンをキャッシュする手段と、任意のパラメータに対応した矩形パターンがキャッシュ内に存在するかを検索するパターン検索手段とを有する。 - 特許庁
  • The data processing unit, while reading out of the cache data preserving unit the voice data used in the past and indicated by index information which text data presented in the past and returning the read-out data to the requester of conversion, sends to a voice converter the text data present in no index information, and returns to the requester the voice data converted by the voice converter.
    前記データ処理部は前記検索部による検索の結果、前記テキストデータが存在したインデックス情報により示される過去に使用された音声データを前記キャッシュデータ保存部から読み出して前記変換要求元へ返す一方、いずれのインデックス情報にも存在しない前記テキストデータを前記音声変換装置へ送り、前記音声変換装置により変換された音声データを前記要求元へ返す。 - 特許庁
  • Each data transfer server arranged on a network for relaying a data request and data, when receiving a data request from another data transfer server, determines whether to cache the requested data, and when determining that the data is to be cached, causes the data transfer server that caches the data to participate in a logical network, and transfers and caches the data based on the request between the data transfer servers participating in the logical network.
    データのリクエストおよびデータを中継するネットワークに配置されたデータ転送サーバが、他のデータ転送サーバからデータのリクエストを受信した際に、リクエストされているデータをキャッシュするか否かを判断し、当該データをキャッシュすると判断した場合、当該データをキャッシュするデータ転送サーバの論理ネットワークに参加する処理を実行しておき、前記論理ネットワークに参加したデータ転送サーバ間で、前記リクエストに基づくデータの転送とキャッシュを行う。 - 特許庁
  • When the computer system 102 receives an SSL certificate, before passing it to a browser 114, identification information manager 106 compares certificate information on the received SSL certificate to certificate information stored previously in a trusted local cache 144 or remote source 142, and passes the SSL certificate to the browser only when it is authenticated or takes action for protection if is unauthenticated.
    コンピュータシステム１０２が、ＳＳＬ証明書を受信したときに、それをブラウザ１１４に提供する前に、本人確認情報マネージャ１０６は、信用できるローカルキャッシュま１４４たはリモートな信用できるソース１４２に以前に格納された証明書情報と受信したＳＳＬ証明書の証明書情報とを比較して、照合が得られた場合のみＳＳＬ証明書をブラウザに提供し、照合が得られなかった場合は保護のための処置を講ずる。 - 特許庁
  • A microprocessor 18 of the control device 13 determines a read request from a host computer 11, when its transfer size is equal to a preset pre-read determination size, as a read request with sequential access property, transmits data for the read request to the host computer 11, and further reads data of a subsequent storage area continued to the read request from the storage device 12 to a cache memory 20 in advance.
    制御装置１３のマイクロプロセッサ１８は、ホスト計算機１１からのリード要求の転送サイズが予め設定された先読み判定サイズと同じである場合には、シーケンシャルアクセス性のあるリード要求であると判断し、そのリード要求に対するデータをホスト計算機１１に送信すると共に、そのリード要求と連続した後続の記憶領域のデータを記憶装置１２からキャッシュメモリ２０へ先行して読み込んでおく。 - 特許庁
  • This graphics processor is provided with: a rasterizer for outputting fragment information while rendering data in an i-th span (i is a natural number); a processor for outputting coordinates calculated by calculating coordinates of the first data in an (i+1)-th span based on the fragment information outputted from the rasterizer; a cache memory for storing data corresponding to the calculated coordinates output from the processor and prefetched from an external memory device.
    グラフィックス処理装置は、i(iは自然数)番目スパンのデータをレンダリングしながらフラグメント情報を出力するラスタライザとラスタライザから出力されたフラグメント情報に基づいて(i+1)番目スパンの一番目データの座標を計算して、計算された座標を出力するためのプロセッサとプロセッサから出力された前記計算された座標に相応し、外部メモリ装置からプリフェッチされたデータを貯蔵するためのキャッシュメモリとを備える。 - 特許庁
  • In the storage system, the master disk controller 100 overwrites update data stored in a second area of a cache memory 103 so as to be transferred to the sub disk controller 200, with update data of the same records, for a prescribed time between first and second preset base points, and the sub disk controller 200 handles the update data between the first and second base points as consistent actual data.
    ストレージ装置において、正ディスク制御装置１００では、キャッシュメモリ１０３の第２の領域に格納された副ディスク制御装置２００に転送すべき更新データに対して、予め設定された第１の基点と第２の基点間の規定時間の間は同一レコードの更新データを上書きし、副ディスク制御装置２００では、第１の基点と前記第２の基点間の更新データを一貫性の取れた実データとして扱うものである。 - 特許庁
  • The method for processing the computer graphics data to reduce the external memory access time in the perfragment unit includes a step for executing a depth test with respect to a present fragment of the computer graphics data using the perfragment unit, and a step for pre-fetching a color value of the present fragment from the external memory unit to a cache memory while the depth test of the present fragment is executed.
    パーフラグメントユニット（ＰｅｒＦｒａｇｍｅｎｔ ｕｎｉｔ）の外部メモリアクセス時間を短縮するためのコンピュータグラフィックスデータの処理方法であって、前記コンピュータグラフィックスデータの現在のフラグメントに対する深さ（ｄｅｐｔｈ）テストを前記パーフラグメントユニットを用いて実行する段階と、前記現在のフラグメントに対する前記深さテストが実行される間、前記現在のフラグメントのカラー値を外部メモリ装置からキャッシュメモリにプリフェッチする段階とを有する。 - 特許庁
  • To solve the problem that, in an encryption system operating integrally with a computer system, unencrypted data remain on a cache.
    本発明はコンピュータシステムと一体となって動作する暗号システムにおいて、キャッシュ上に暗号処理されないデータが残ってしまうことが起きる問題を解決するためになされたものであって、暗号システムへの鍵データ入力の有り無しの切り替えに伴い、暗号化対象のファイルに付帯するキャッシュメモリ上の古いデータが無効化するように制御したので、コンピュータシステムのキャッシュ管理機能との整合性に優れた暗号システムのキャッシュメモリ制御方法を提供するのに著効を奏す。 - 特許庁
  • If the optional writeback parameter is set to True, all entries accessed are cached in memory, and written back at close time; this can make it handier to mutate mutable entries in the persistent dictionary, but, if many entries are accessed, it can consume vast amounts of memory for the cache, and it can make the close operation very slow since all accessed entries are written back (there is no way to determine which accessed entries are mutable, nor which ones were actually mutated).
    オプションの writebackパラメタが True に設定されていれば、アクセスされたすべてのエントリはメモリ上にキャッシュされ、ファイルを閉じる際に書き戻されます;この機能は永続的な辞書上の可変の要素に対する変更を容易にしますが、多数のエントリがアクセスされた場合、膨大な量のメモリがキャッシュのために消費され、アクセスされた全てのエントリを書き戻す (アクセスされたエントリが可変であるか、あるいは実際に変更されたかを決定する方法は存在しないのです) ために、ファイルを閉じる操作を非常に低速にしてしまいます。 - Python
＜前へ 1 2 .... 106 107 108 109 110 111 112 113 114 115 116

例文データの著作権について