「cell buffer」を含む例文一覧(550)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 次へ＞- To provide a reproduction of an original source by keeping continuity of data even when system switching regardless of whether a cell disassembler is inserted or removed, in a cell transmission device which duplexes the cell disassembler being provided with a buffer to absorb a variable cell delay when decelling.
デセル化を行う際にセル可変遅延を吸収するためのバッファを搭載したセル分解部を二重化したセル伝送装置において、セル分解部の挿抜に関わらず系切替を行ってもデータの連続性を保つことにより元のソースを再生できるようにする。 - 特許庁 - To enhance a utilizing efficiency of a cell buffer and to block deterioration in the effective throughput characteristic so as to suppress transmission of ineffective traffic to a downstream.
セルバッファの使用効率を高くし、有効スループット特性の低下を阻止し、下流への無効なトラヒックの流出を抑える。 - 特許庁 - Alternately, the power provided to the line buffer SRAM cell is connected again before the signal on the read enable line is deactivated.
或いは、ラインバッファＳＲＡＭセルに提供される電力は、リードイネーブルラインの信号が非アクティブにされる前に、再接続する。 - 特許庁 - An outgoing transmission condition buffer 601 stores information concerning the outgoing transmission waiting cell of each communicating party.
下り方向送信状況バッファ６０１は、各通信相手についての下り方向の送信待ちセルに関する情報を格納する。 - 特許庁 - An incoming transmission condition buffer 603 stores information concerning the incoming transmission waiting cell of each communicating party.
上り方向送信状況バッファ６０３は、各通信相手についての上り方向の送信待ちセルに関する情報を格納する。 - 特許庁 - The buffer sheet is interposed between the heating plate of the press machine and a glass substrate in a liquid crystal cell assembling process as a cushioning material.
緩衝シートは、液晶セル組立工程においてプレス機熱盤とガラス基板との間にクッション材として介在させる。 - 特許庁 - To shorten an access time largely by increasing transfer speed of an address signal in a buffer circuit provided in a SRAM macro-cell.
ＳＲＡＭマクロセルに設けられたバッファ回路におけるアドレス信号の転送を高速化し、アクセス時間を大幅に短縮する。 - 特許庁 - To provide a method of forming a buffer layer of a solar cell that is high in light-electric power conversion efficiency and is superior in surface morphology.
光−電力変換効率の大きい、表面モフォロジーの優れた太陽電池のバッファー層作成方法を提供する。 - 特許庁 - A second base layer (7) of a second conductivity type and emitter layers (8) of a first conductivity type are arranged in the main cell (MR), and a buffer layer (9) of a second conductivity type is arranged in the dummy cell (DR).
メインセル（ＭＲ）内に第２導電型の第２ベース層（７）と第１導電型のエミッタ層（８）とが配設され、ダミーセル（ＤＲ）内に第２導電型のバッファ層（９）が配設される。 - 特許庁 - When traffic is in congestion in the cell output buffers 5, 6 and the traffic control section 12 receives a back-pressure, the traffic control section 12 activates a shaping function with respect to the cell input buffer 1.
セル出力バッファ５，６においてトラフィックが輻輳し、トラフィック制御部１２がバックプレッシャを受けると、トラフィック制御部１２は、セル入力バッファ１に関するシェーピング機能を働かせる。 - 特許庁 - In the spherical compound semiconductor cell, recombination and a leak current are suppressed and photoelectric conversion efficiency is increased by having the cell structure that includes the buffer layers.
緩衝層を具備したセル構造とすることで、再結合またはリーク漏れ電流を抑制し光電変換効率が増加する球状化合物半導体セルとすることができる。 - 特許庁 - The scan output signal cut-off means 3 is provided between the scan cell 1a and the scan cell 1b, and a buffer BUFF1 and an Nch insulated gate type field effect transistor NT1 are provided.
スキャン出力信号遮断手段３は、スキャンセル１ａとスキャンセル１ｂの間に設けられ、バッファＢＵＦＦ１とＮｃｈ絶縁ゲート型電界効果トランジスタＮＴ１が設けられる。 - 特許庁 - The ATM switch 2 is provided with a channel input section 5, a switch section 6 that conducts switching processing of an ATM cell, a buffer trunk section 7 that temporarily stores the ATM cell, and a channel output section 8.
ＡＴＭ交換機２は、回線入力部５と、ＡＴＭセルの交換処理を行うスイッチ部６と、ＡＴＭセルを一時蓄積するバッファトランク部７と、回線出力部８を備える。 - 特許庁 - On the occurrence of an idle band in the output channel 13, the ATM cell stored in the buffer trunk section 7 is extracted and the channel output section 8 inserts the ATM cell to the idle band.
出力回線１３に空き帯域が発生したとき、バッファトランク部７から蓄積されているＡＴＭセルが引き出され、回線出力部８によって空き帯域へ挿入され。 - 特許庁 - (n) bits parallel data is delivered and received between the data buffer and the normal data section of the cell array, and (m) bits parallel data (m<n) is delivered and received between the data buffer and an external input/output terminal.
データバッファとセルアレイのノーマルデータ部との間はｎビット並列データの授受が行われ、データバッファと外部入出力端子の間はｍビット並列データ（但し、ｍ＜ｎ）の授受が行われる。 - 特許庁 - Continuous guide projections 64a, 64b are respectively arranged on an inlet buffer section 60a and an outlet buffer section 60b formed on a surface 18a of a second metal separator 18A constituting the first cell unit 12A.
第１セルユニット１２Ａを構成する第２金属セパレータ１８Ａの面１８ａに形成される入口バッファ部６０ａ及び出口バッファ部６０ｂには、連続ガイド凸部６４ａ、６４ｂが設けられる。 - 特許庁 - Emboss projections 46a, 46b are respectively arranged on an inlet buffer section 42a and an outlet buffer section 42b formed on a surface 14a of a first metal separator 14A constituting the first cell unit 12A.
第１セルユニット１２Ａを構成する第１金属セパレータ１４Ａの面１４ａに形成される入口バッファ部４２ａ及び出口バッファ部４２ｂには、エンボス凸部４６ａ、４６ｂが設けられる。 - 特許庁 - The inflow from a branch pipe 1 is adjusted to fill a heating unit 2, a cell 4 and a buffer tank 10 with water, while blow water runs over stably from an overflow port of the buffer tank 10.
分岐枝管１からの流入量を調節し、加熱ユニット２、セル４及びバッファタンク１０内がブロー水で満たされ、且つこのバッファタンク１０の溢流口からブロー水が安定して溢出するようにする。 - 特許庁 - The rapid increase in the hydrogen concentration in the buffer 50 is brought about by flow of fuel gas supplied to the fuel cell 20 into the buffer 50 with the opening of the anode exhaust gas shutoff valve 62.
バッファ５０内の水素濃度の急速な増加は、アノード排ガス遮断弁６２の開弁に伴い、燃料電池２０に供給された燃料ガスはバッファ５０へと流動することによりもたらされる。 - 特許庁 - A shaping execution decision section 301 references a channel type for a cell at a pre-stage of a transmission channel interface section 206 to decide execution/non-execution of shaping and writes the cell to a cell buffer 302 when deciding the execution of shaping.
シェイピング実施判定部３０１は、伝送路インタフェース部２０６の前段でセルのチャネル種別を参照してシェイピング実施／未実施の判定を行い、シェイピング実施と判断するとセルバッファ３０２に当該セルを書き込む。 - 特許庁 - The cell array region Ar1 is appropriate as a buffer memory region suitable for frequently writing/reading, and the cell array region Ar2 is appropriate as a multivalent memory region of which data storage amount per a single memory cell is increased.
セルアレイ領域Ａｒ１は頻繁に書込／読出しを行うのに適したバッファメモリ領域として適しており、セルアレイ領域Ａｒ２は単一メモリセル当りのデータ記憶量を高くした多値記憶領域として適している。 - 特許庁 - This discriminated potentiometric titration device of hydrogen peroxide and acetyl hydroperoxide comprises a means for sampling a specimen and dispensing a titration cell, a means for dispensing buffer solution to the titration cell, and a means for dispensing a reagent to the titration cell.
過酸化水素と過酢酸の分別電位差滴定装置は、試料をサンプリングし、滴定セルに分注する手段と、緩衝溶液を滴定セルに分注する手段と、試薬を滴定セルに分注する手段とを備える。 - 特許庁 - After a priority buffer controller 11 is set to a test mode by a test mode setting part 18, and a cell existence confirmation part 19 has confirmed that no cell exists, a readout of a cell readout transmission part 15 is stopped.
試験モード設定部１８によって優先バッファ制御装置１１が試験モードに設定されるとセル存在確認部１９によってセルが存在しないことが確認された後、セル読出送信部１５の読み出しが停止される。 - 特許庁 - The cell characteristic inspection circuit 450 is coupled to a sensing line of a page buffer section 420 and outputs a control signal according to a distribution state of the cell using a read-out voltage and a program verifying voltage about a selected memory cell.
頁バッファ部４２０のセンシングラインに連結され、選択したメモリセルに対して読み出し電圧とプログラム検証電圧を用いてセル分布状態による制御信号を出力するセル特性検査回路４５０を有する。 - 特許庁 - A disk recording and reproducing device (26) records the streaming data of a stream buffer (38) in an optical disk (28) in the unit of a cell and records the control information corresponding to a cell in the optical disk (28), while dynamically controlling the cell size within the control threshold.
ディスク記録再生装置（２６）は、制御閾値以内で、セルサイズを動的に制御しつつ、ストリームバッファ（３８）のストリームデータを、セルの単位で光ディスク（２８）に記録し、セルに対応する制御情報を光ディスク（２８）に記録する。 - 特許庁 - The cell processing system where received multiplexed frame data are shared into a plurality of CN and assembled into cells, is provided with a CN dependent cell processing buffer 103 that stores frame data shared by each CN at a partial filling rate and a partial filling control section 104 that controls a data storage start timing to the CN dependent cell processing buffer to decentralize concentration of cell processing requests.
多重入力されるフレームデータを複数のＣＮに振り分けてセル化を行うセル化処理システムに、ＣＮ毎に振り分けられたフレームデータを部分充填率で蓄積するＣＮ別セル化バッファ１０３と、ＣＮ別セル化バッファへのデータ蓄積開始タイミングを制御しセル化要求の集中を分散する部分充填制御部１０４とを備えることを特徴とするセル化処理システム。 - 特許庁 - The flash memory device includes a memory cell array comprising memory cells arranged in rows and columns, a page buffer circuit having a single latch structure and configured to read data from a selected memory cell in the memory cell array, and a controller controlling the page buffer circuit having the single latch structure so as to detect a memory cell in which electric charges loss is caused out of memory cells of the selected row.
フラッシュメモリ装置は、行と列で配列されたメモリセルを含むメモリセルアレイと、前記メモリセルアレイの選択されたメモリセルからデータを読み出すように構成されたページバッファ回路と、前記選択された行のメモリセルのうち、電荷損失が生じたメモリセルを検出するように前記単一のラッチ構造を有する前記ページバッファ回路を制御する制御器と、を含む。 - 特許庁 - The ATM switch 100 comprises an input port 10 to 13 having an arbitrary number, a buffer 301 which stores an ATM cell entered from the input port every cell unit, an output port 30 to 33 having an arbitrary number corresponding to the input ports, and a control part 303 which outputs control information after processing information obtained by managing a free capacity of the cell buffer in a cell unit.
ＡＴＭスイッチ１００は、任意の番号が付された入力ポート１０〜１３、入力ポートからのＡＴＭセルをセル単位毎に記憶するバッファ３０１、入力ポートに対応して任意の番号が付された出力ポート３０〜３３、セルバッファの空き容量をセル単位で管理し、この結果得られた情報を処理して制御情報を出力する制御部３０３を持つ。 - 特許庁 - A compression ATM cell generating unit 120 acquires a plurality of destination header parts #1 to #N corresponding to a plurality of destination devices of the payload of the ATM cell according to the header of the received ATM cell, and writes the acquired destination header parts #1 to #N in a compression cell buffer together with the payload.
圧縮ＡＴＭセル生成部１２０は、受信したＡＴＭセルのヘッダ部に従って、当該ＡＴＭセルのペイロード部の複数の送信先装置に対応する複数の送信先ヘッダ部＃１〜＃Ｎを取得し、取得した送信先ヘッダ部＃１〜＃Ｎを当該ペイロード部とともに圧縮セルバッファに書き込む。 - 特許庁 - When the flow regions are pushed, accordingly, when the buffer layers are compressed, the edge part of the flow regions and the edge part of the cell contact the seal tape.
流動域を押圧する、従ってバッファ層を圧縮すると、シールテープに流動域の縁部及びセルの縁部が接触する。 - 特許庁 - A self buffer memory 12 stores the ATM cell switched by an ATM switching function part 11 at every PHY layer function part 2.
セルバッファメモリ１２は、ＡＴＭスイッチング機能部１１によりスイッチングされたＡＴＭセルを、各ＰＨＹレイヤ機能部２毎に格納する。 - 特許庁 - To provide a thin film solar cell which can film-form a buffer layer by using a dry process and has high efficiency, and to provide a method for manufacturing the same.
バッファ層をドライプロセスを用いて成膜できると共に、効率の高い薄膜太陽電池、及びその製造方法を提供する。 - 特許庁 - The ATM system has a header conversion section 20, an operation and maintenance OAM function section 21, a user parameter control UPC function section 22 and a cell buffer section 23 laid out in parallel.
ＡＴＭ装置は、ヘッダ変換部２０とＯＡＭ機能部２１とＵＰＣ機能部２２とセルバッファ部２３とを並列に配置する。 - 特許庁 - Command execution parts 3 to 10 and 14 to 22 access a plurality of memory cell arrays based on addresses and address buffer controlling signals from the outside.
命令実行部３〜１０，１４〜２２は、外部からのアドレスとアドレスバッファ制御信号とに基づいて複数のメモリセルアレイにアクセスする。 - 特許庁 - To provide a fuel cell which surely retains an electrolyte membrane-electrode structure and can smoothly circulate a fluid along a buffer section.
電解質膜・電極構造体を確実に保持するとともに、バッファ部に沿って流体を円滑に流通させることを可能にする。 - 特許庁 - The SRAM device is provided with a plurality of rows of SRAM cells and a line buffer SRAM cell, and each row of SRAM cells is controlled by a word line.
複数行のＳＲＡＭセルとラインバッファＳＲＡＭセルとを備え、各行のＳＲＡＭセルは、ワードラインによって制御される。 - 特許庁 - This NAND flash memory device includes a cell array connected to a plurality of bitlines, a page buffer for storing data to be programmed in the cell array, and a bitline setup circuit for successively setting up the plurality of bitlines with a specified unit in accordance with the data stored in the page buffer.
本発明によるＮＡＮＤフラッシュメモリ装置は複数個のビットラインに連結されるセルアレイと、前記セルアレイにプログラムされるデータを貯蔵するページバッファと、前記ページバッファに貯蔵されたデータに応じて複数個のビットラインを一定の単位で順にセットアップするビットラインセットアップ回路とを含む。 - 特許庁 - The priority control section 40 has a class unit buffer 401 provided in the unit of classes expressed by the priority control information, and applies priority control to the internal cell based on the priority control information added to the cell through the class unit buffer 401.
優先制御部４０は、上記優先制御情報により表現し得るクラス単位に設けられクラス単位バッファ４０１を有し、上記内部セルに対し、当該セル内に付加された優先制御情報に基づき該当するクラス単位バッファ４０１を通じて優先制御を施す。 - 特許庁 - To provide a digital camera for preventing a mirror cell in a camera body storage portion from moving with a force smaller than a predetermined impulse force, and further achieving smooth buffer movement during movement of the mirror cell in the camera body storage portion due to a shock and accurate returning after the buffer movement.
所定の衝撃力より小さな力でカメラ本体収納部内の鏡枠が動いてしまうことを防止でき、さらに、衝撃によりカメラ本体収納部内を鏡枠が移動する際のスムーズな緩衝移動や緩衝移動後の復帰を正確に行なうことのできるデジタルカメラを提供する。 - 特許庁 - To provide a common buffer type ATM switch in which a cell discard rate or a cell delay time can be easily guaranteed and a call loss rate can be suppressed smaller than an output buffer type switch by preventing another output port from being affected by a congestion that occurs in a certain output port.
ある出力ポートで発生した輻輳が他の出力ポートに影響しないようにして、セル廃棄率やセル遅延時間の保証を容易に実行可能にするとともに、出力バッファ型スイッチより呼損率を小さく抑えることができる共通バッファ型ＡＴＭスイッチを提供すること。 - 特許庁 - When a state continuously takes places that a small capacity buffer B1-1 of one input port transfers cell data and a small capacity buffer B4-1 of other port stores cells to be transferred, the small capacity buffer B4-1 stores a plurality of cells of the same destination.
入力ポート１_1の小容量バッファB1-1だけが転送を行っており、入力ポート１_4では転送しようとするセルを小容量バッファB4-1に蓄積しているような状態が連続して生じる場合、小容量バッファB4-1の内部に同じ宛先の複数のセルが蓄積される。 - 特許庁 - The carrier for the cell transport comprises a fish-originated gelatin, preferably the one containing a Good's buffer, and carries out the transport by embedding the cell in the carrier for the cell transport exhibiting the gel shape within a temperature range in which the carrier keeps the gel shape.
細胞輸送用担体は魚由来ゼラチン、好ましくは更にグッド緩衝液を含んだものからなり、ゲル状態を呈する当該細胞輸送用担体中に細胞を包埋し、当該担体がゲル状態を維持する温度範囲で輸送を行う。 - 特許庁 - Therefore, cell discarding processing can be appropriately executed even on the input cell s1, on which different kinds of packets are multiplexed in the arbitrary timing, and it is not necessary to provide the cell buffer 1 for each packet so that circuit scale can be reduced.
そのため、異なる種類のパケットが任意のタイミングで多重化された入力セルｓ１に対しても適切にセル廃棄処理を行うことができ、セルバッファ１をパケットごとに設ける必要がないため回路規模を縮小することができる。 - 特許庁 - The semiconductor storage device has a reference voltage source connected to the capacitor of a cell included in a memory; a buffer circuit which holds data to be written in the cell; and a counter noise generation circuit which outputs a counter noise current canceling the noise current occurring when rewriting the data held in the cell to the reference voltage source according to data held by the buffer circuit.
メモリが有するセルのキャパシタに接続される基準電圧源と、セルに書き込まれるデータを保持するバッファ回路と、前記バッファ回路の保持するデータに応じて、セルのデータの書き換え時に生じるノイズ電流を打ち消すカウンターノイズ電流を前記基準電圧源へ出力するカウンターノイズ発生回路を有する半導体記憶装置を提供する。 - 特許庁 - Upon the receipt of an ATM cell sent from an opposite communication node by a cell reception buffer 34, after a fluctuation control section 33 counts preset fluctuation absorbing times from the received cell, an assembly section 32 disassembles/assembles the cells, and a frame transmission control section 31 transmits frames to a terminal via a frame buffer.
対抗する通信ノードから送出されたＡＴＭセルをセル受信バッファ３４にて受信すると、当該受信から予め設定されたゆらぎ吸収時間をゆらぎ制御部３３にて計数した後、アセンブリ部３２にてセルの分解及び組立が行われ、フレームバッファを経由してフレーム送信制御部３１からフレームが端末へ送出される。 - 特許庁 - A data path from a defect DQ line to a corresponding DQ buffer is switched to a data path to the DQ buffer from the spare DQ line and the memory cell where the defect occurs is replaced with the spare memory, so that even if the memory cell becomes defective owing to secular change after the memory cells are built in the system, the memory cell can be relieved without causing the system itself to become defective.
不良ＤＱ線から対応するＤＱバッファへのデータパスを、スペアＤＱ線からＤＱバッファへのデータパスに切り替えて不良が発生したメモリセルをスペアメモリセルに置換することにより、システムに組み込んだ後で、経年変化等によってメモリセルに不良が発生した場合でもシステムそのものを不良にすることなく救済が可能となる。 - 特許庁 - The semiconductor storage device includes a memory cell array (MCA), a first buffer (RXK), a second buffer (RXC), first circuits (101, 102, 103), a second circuit (104), a first DLL circuit (RXDLL), and a second DLL circuit (TXDLL).
メモリセルアレイ（ＭＣＡ）、第１バッファ（ＲＸＫ）、第２バッファ（ＲＸＣ）、第１回路（１０１，１０２，１０３）、第２回路（１０４）、第１ＤＬＬ回路（ＲＸＤＬＬ）、及び第２ＤＬＬ回路（ＴＸＤＬＬ）を設ける。 - 特許庁 - To provide a method of obtaining a buffer layer of high quality which is adaptive to a large-sized substrate, reduces the consumption of a material solution, and has superior film thickness uniformity in film deposition of a buffer layer for a chalcopyrite thin film solar cell.
カルコパイライト型薄膜太陽電池のバッファ層成膜において、大型基板に対応し、原料溶液使用量の低減化、膜厚均一性に優れた高品質なバッファ層を得る方法を提供する。 - 特許庁 - An instruction decoder 38 decodes a signal from an instruction buffer 36 and when the semiconductor memory cell reaches an automatic refresh mode, an automatic refresh signal aref of a prescribed level is sent to an input buffer generator 34 and a low active generator 40.
命令デコーダ３８は、命令バッファ３６からの信号をデコードし、半導体メモリ素子が自動リフレッシュモードに達すると、所定レベルの自動リフレッシュ信号arefを入力バッファジェネレータ３４とローアクティブジェネレータ４０に送る。 - 特許庁 - To provide a method and circuit for reading a multilevel NAND flash memory cell where a gray code can be used by providing a first page buffer for storing higher order bits and a second page buffer for storing lower order bits on a bit line.
ビットラインに上位ビットを格納する第１ページバッファと下位ビットを格納する第２ページバッファを設け、グレーコードを用いることが可能なマルチレベルＮＡＮＤフラッシュメモリセルの読み出し方法及び回路を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
