「cell buffer」を含む例文一覧(550)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 次へ＞- The nonvolatile semiconductor memory comprises a memory cell array including nonvolatile memory cells, a sense amplifier for verifying discriminating data of the memory cell array at program operation, a data input buffer receiving data from the outside, and a coincidence/noncoincidence determination circuit determining whether an input password inputted to the data input buffer from the outside coincides with a readout password read from the memory cell array and determined by the sense amplifier for verifying or not.
不揮発性半導体記憶装置は、不揮発性メモリセルを含むメモリセルアレイと、プログラム動作時にメモリセルアレイのデータを判定するベリファイ用センスアンプと、外部からのデータを受け取るデータ入力バッファと、外部からデータ入力バッファに入力される入力パスワードとメモリセルアレイから読み出されベリファイ用センスアンプでデータ判定される読み出しパスワードとが一致するか否かを判定する一致／不一致判定回路を含む。 - 特許庁 - This unit cell for solid oxide fuel cell has a layered structure wherein the solid electrolyte layer is sandwiched between upper and lower electrode layers, the electrolyte layer has a dense structure part, and a buffer part is disposed on the structure part, the buffer part comprising substantially independent columnar grains of a solid electrolyte material and/or an electrode material.
固体電解質層を上部電極層と下部電極層で狭持した積層構造をなし、固体電解質層が緻密構造部を有し、この緻密構造部に、固体電解質材料及び／又は電極材料の略独立な柱状粒より構成されたバッファ部を配設して成る固体酸化物形燃料電池用単セルである。 - 特許庁 - This antioxidant material measuring device comprises a flow cell comprising a mechanism for supplying hydrogen peroxide solution to a buffer solution flow and a mechanism for supplying a subject solution to be measured for antioxidant material to bring the buffer solution containing the hydrogen peroxide solution and the subject solution into contact with a hydrogen peroxide electrode, and a release part for releasing the mixture from the flow cell out of the system.
緩衝液流の中に、過酸化水素液を供給する機構、抗酸化物質を測定される被験液を供給する機構を備え、過酸化水素液と被験液を含む緩衝液を過酸化水素電極に接触させるフローセル及びフローセルからの混合液を系外に放出する放出部を備えてなる抗酸化物質測定装置。 - 特許庁 - A word selecting signal input buffer 2, a block selecting signal input buffer 3, and a digit selecting signal input buffer 4 are provided on a semiconductor chip 1, the device has decoders 5-7 decoding each signal, drivers 8-10 of each output signal of decoders, a memory block BL storing information, and a gate circuit G selecting a column of a memory cell in a memory block.
半導体チップ１上に、ワード選択信号入力バッファ２、ブロック選択信号入力バッファ３、デジット選択信号入力バッファ４があり、それらの各信号をデコードするデコーダ５〜７と、デコーダの各出力信号のドライバ８〜１０と、情報を記憶するメモリブロックＢＬと、メモリブロック内のメモリセルの列を選択するゲート回路Ｇが有る。 - 特許庁 - On the basis of information stored in the incoming transmission condition buffer 603 and information stored in the outgoing transmission condition buffer 601, a channel allocating part 602 equally allocates a unit sub-slot to each of the transmission waiting cell.
チャネル割当部６０２は、上り方向送信状況バッファ６０３に格納された情報及び下り方向送信状況バッファ６０１に格納された情報に基づいて、上記のそれぞれの送信待ちセルに対して公平に単位サブスロットを割り当てる。 - 特許庁 - In this structure, when an input/output buffer is arranged adjacent to X orientation or Y orientation, each VDD wiring and GND wiring of the input/output buffer belonging to the same group adjacent to each other are mutually connected on a cell frame 501 automatically.
この構造により、入出力バッファをＸ方向またはＹ方向に隣接して配置した場合、互いに隣接した同一グループ内に属する入出力バッファの各ＶＤＤ配線、各ＧＮＤ配線は、セル枠５０１上で互いに自動的に接続する。 - 特許庁 - To reduce crosstalk noise by reducing the inter-line capacitance at a crowded cell part where insertion of a buffer cell is difficult, e.g. the periphery of a hard macro block, or a crowded line part where enlargement of line interval is difficult.
ハードマクロブロックの周辺のようにバッファセル等を挿入することが困難なセル混雑部分や、隣接配線の間隔を広げることが困難な配線混雑部分での、隣接配線間容量値を削減してクロストークノイズを低減させる。 - 特許庁 - A device for storing data has an automatic data confirming circuit which is connected to a page buffer and a bit line, also the circuit is provided with a confirmation logic comprising a sense latch connected to a floating gate cell in a bit latch and a memory array, and reads memory data from the cell.
データ記憶用装置は、自動データ確認回路を有し、この回路はページバッファとビットラインに接続されていて、また、ビットラッチとメモリアレイ内のフローテングゲートセルとに接続されたセンスラッチを含む確認論理があって、該セルからメモリデータを読取る。 - 特許庁 - To provide a method for manufacturing a CIS-based thin film solar cell with high production efficiency by which a high-resistance buffer layer of the CIS-based solar cell can be efficiently manufactured through a series of production lines and waste liquid need not be treated.
本発明は、ＣＩＳ系薄膜太陽電池の高抵抗バッファ層を、一連の製造ラインで効率的に生産可能で、廃液等の処理も不要な、生産効率の高いＣＩＳ系薄膜太陽電池の製造方法を得ることを課題とする。 - 特許庁 - An MCR decision part 1109 and a cell buffer decision part 1105 of the communication element 1100 decides the MCR of the VC of arriving cells and sends the cells to one of cell buffers 1101-1 to 1101-n according to the MCR.
通信要素１１００において、ＭＣＲ判定部１１０９およびセルバッファ判定部１１０５は、到着するセルのＶＣのＭＣＲを判定し、ＭＣＲの大きさに応じて、セルバッファ１１０１−１〜１１０１−ｎのいずれか１つにセルを送信する。 - 特許庁 - When the occupied capacity of the transmission queue corresponding to the first determined output route for the cell exceeds a threshold, a shared buffer storage control part 23 refers to a bypass route indication table 27 to determine an output route for bypass of the cell.
最初に決定されたセルの出力ルートに対応する送信キューの使用量が閾値以上である場合には、共有バッファ格納制御部２３が迂回ルート指示テーブル２７を参照して、セルの迂回のための出力ルートを決定する。 - 特許庁 - An operation of storing the solar battery cell 30 conveyed successively into a storing part 23 and an operation of taking out the solar battery cell from a conveying part 25 can be simultaneously carried out, because the solar battery cell 30 can be temporarily stored into a buffer part 31 of a stock part 24 from a conveying part 25 through an intake means 34.
搬送部２５から取り入れ手段３４によって、ストック部２４のバッファ部３１に太陽電池セル３０を一時的に収納することができるので、順次搬送される太陽電池セル３０を収納部２３に収納する動作と搬送部２５から取り出す動作とを同時に行うことができる。 - 特許庁 - The semiconductor memory device comprises: a memory cell array; a writing data buffer to which writing data is input by a prescribed unit; a program cell counter which counts the number of pieces of data to be programmed to the memory cell array among the writing data; and a program voltage generation circuit which differentiates the program voltage to be applied to the memory cell array depending on the number of pieces of data to be programmed.
本発明に係る半導体メモリ装置は、メモリセルアレイと、書き込みデータが所定単位で入力される書き込みデータバッファと、前記書き込みデータのうちの前記メモリセルアレイにプログラムされるデータの数を数えるプログラムセルカウンタと、前記プログラムされるデータの数によって、前記メモリセルアレイに印加するプログラム電圧を異にするプログラム電圧発生回路とを含む。 - 特許庁 - The buffer quantity reduction type time slot assignment control function 141 uses Queue length information of the buffer 801 informed from the Queue length notice function 802 to assign a time slot so as to make the Queue length of the buffer 801 among the terminal side devices 800-830 constant to the utmost and the result is informed of an output control circuit 803 to control a cell output from the buffer 801.
所要バッファ量削減型タイムスロット割当制御機能１４１はＱｕｅｕｅ長通知機能８０２から通知されるバッファ８０１のＱｕｅｕｅ長情報を用いて、端末側装置８００〜８３０のバッファ８０１のＱｕｅｕｅ長が各端末側装置８００〜８３０間で極力一定となるようにタイムスロットを割り当て、その結果をバッファ８０１からのセル出力を制御する出力制御回路８０３に通知する。 - 特許庁 - To eliminate the need for correcting the arrangement of a buffer and power-supply GND wiring after a cell is arranged by satisfying skew in a CTS design, and at the same time by minimizing a voltage drop.
ＣＴＳ設計でのスキューを満足させ、かつ電圧降下を最小限に抑圧してセル配置後のバッファの配置修正や電源ＧＮＤ配線の修正を不要とする。 - 特許庁 - To provide a frame exchange where a low operating frequency of a bus is selected and a cell loss rate is decreased more than that of an ATM exchange adopting a conventional input buffer system.
バスの動作周波数を抑え、かつ、セル損失率を従来の入力バッファ方式を用いたＡＴＭ交換機構よりも低く抑えることのできるフレーム交換装置を提供する。 - 特許庁 - A cell storage buffer management section 12 manages a mutual relationship (in the order of reading) among the short cells according to a chain structure produced by each virtual connection and each quality class.
これらのショートセル相互の関連付け（読み出し順）は、セル保管バッファ管理部１２において、仮想コネクション毎及び品質クラス毎に生成されるチェーン構造によって管理される。 - 特許庁 - To provide a page buffer circuit of a flash memory device, in which a fail of programming operation can be reduced, and to provide a program operation method thereof, while allowing a memory cell determined to be programmed in a previous program verification process to be verified again in a next program verification process.
前のプログラム検証過程でプログラムされたと判定されたメモリセルが次のプログラム検証過程で再検証できるようにし、プログラム動作のフェールを減少させる。 - 特許庁 - To provide an operation method of a data storage device including a nonvolatile memory device having a memory cell array and a memory controller having a buffer memory and controlling the nonvolatile memory device.
メモリセルアレイを有する不揮発性メモリ装置と、バッファメモリを有し、前記不揮発性メモリ装置を制御するメモリ制御器とを含むデータ格納装置の動作方法を提供する。 - 特許庁 - A charge recovery circuit 13 is connected to a power supply VDD2 of the output buffer circuit 10 to recover and reuse charge existing in the data electrode C0 after discharging the display cell.
電荷回収回路１３は、出力バッファ回路１０の電源ＶＤＤ２に接続され、表示セルの放電後のデータ電極Ｃ０に残存する電荷を回収して再利用する。 - 特許庁 - Next, a Tris-buffer is added to the resultant cell lysate and centrifuged to precipitate a protein coagulation where plasmid DNA, RNA and part of proteins are loosely bound together.
次に、細胞溶解液にＴｒｉｓバッファを加えて遠心分離することにより、プラスミドＤＮＡ、ＲＮＡ、及び一部のタンパク質が緩やかに結合したタンパク質凝集体を沈殿させる。 - 特許庁 - To reduce a manufacturing time for a semiconductor memory by suppressing increase of a testing time due to transfer processing of information of a defective memory cell to a buffer memory from a fail memory.
フェイルメモリからバッファメモリへの不良メモリセル情報の転送処理に起因する試験時間の長時間化を抑制し、以って半導体メモリの製造時間の短縮化を図る。 - 特許庁 - In the gas cell 10, many metal atoms generated by vaporizing alkali metal are encapsulated together with many molecules of a buffer gas including molecules having an infrared active vibration mode such as CO_2.
ガスセル１０内には、アルカリ金属を気化させた多数の金属原子が、ＣＯ_2などの赤外活性振動モードを有する分子を含む多数の緩衝ガスの分子とともに封入されている。 - 特許庁 - Each input-output circuit is provided with an IO cell which is an input-output buffer and an IO pad, which is an electrode used for making the electrical exchanges with the outside.
ここで、各々の入出力回路は、入出力バッファであるＩＯセルと、この半導体装置の外部との電気的な接続を行うための電極であるＩＯパッドとを備える。 - 特許庁 - A cell 6 equipped with an injection port 6a and a discharge port 6b for injecting and discharging a buffer solution 7 and a bio-molecule solution 8 is arranged on the ceramics membrane 4.
セラミックス薄膜４上には、緩衝液７及び生体分子溶液８を注入又は排出させるための注入口６ａ又は排出口６ｂを備えたセル６が配置される。 - 特許庁 - To provide a cell solution preserving agent with an alcohol buffer aqueous solution as a main body for preserving the cells of mammals in vitro at a room temperature for a predetermined period after a biopsy.
生検後、所定期間の間、室温、インビトロ（生体外）で哺乳類細胞を保存するためのアルコール緩衝水溶液を主体とする細胞溶液保存剤を提供すること。 - 特許庁 - This method for producing an activated ZAQ ligand comprises expressing the inert ZAQ ligand in a prokaryotic host cell by using the gene manipulation technique and then refolding the inert ZAQ ligand in a redox buffer.
ＺＡＱリガンドを遺伝子工学的に原核細胞宿主中で発現させ、レドックスバッファー中でリフォールディングすることを特徴とする活性型のＺＡＱリガンドの製造方法。 - 特許庁 - Thereafter, before disposing cells for other circuits and forming a wiring pattern, a buffer cell is inserted in the net of a test signal for the boundary scan register connected to the test control circuit.
その後、他の回路を構成するセルの配置および配線パターンの作成前に、テスト制御回路につながるバウンダリスキャンレジスタに対するテスト信号のネット中にバッファセルを挿入する。 - 特許庁 - When a copy command is provided, a page's worth of data is read from a block A in the memory cell and is stored in a page buffer, and the stored page's worth of data is written in a block B.
ｃｏｐｙコマンドが与えられると、メモリセルのブロックＡより１ページ分のデータを読み出して，ページバッファへ格納され、格納された１ページ分のデータをブロックＢに書き込む。 - 特許庁 - This control circuit controls one of the transistors of the buffer circuit so as to be ON and the other to be OFF according to data to be written, and controls both transistors of the buffer circuit so as to be OFF when no data is written in the memory cell.
そして、この制御回路は、メモリセルへのデータ書き込み時には、書き込むデータに応じてバッファ回路のトランジスタの一方をオン状態に、他方をオフ状態に制御し、メモリセルへデータ書き込みをしていない時には、バッファ回路のトランジスタの双方をオフ状態に制御する。 - 特許庁 - The method of manufacturing the organic thin film solar cell having excellent electrical characteristic and durability is provided by optimizing dopant concentration in a buffer layer to 5.0x10^21 cm^-3 or less for preventing corrosion of the transparent electrode in a process of forming the buffer layer on the transparent electrode.
透明電極上にバッファー層を形成する工程において、バッファー層中のドーパント濃度を５．０×１０^２１ｃｍ^−３以下とし最適化することで、透明電極の腐食を防ぎ、優れた電気特性と耐久性を有する有機薄膜太陽電池の製造方法。 - 特許庁 - The nonvolatile memory cell comprises: the memory transistor including a semiconductor film formed on a substrate, a buffer film, an organic ferroelectric film, and a gate electrode; and the driving transistor including the buffer film, a gate insulation film, and the gate electrode.
本発明による不揮発性メモリセルは、基板上に形成された半導体膜、バッファー膜、有機強誘電体膜及びゲート電極を含むメモリトランジスタと；前記基板上に形成された前記半導体膜、前記バッファー膜、ゲート絶縁膜及び前記ゲート電極を含む駆動トランジスタと；を備える。 - 特許庁 - The method includes a step of programming data in a memory cell array included in the nonvolatile data storage device using a page buffer selected from among a plurality of page buffers included in the nonvolatile data storage device, and a step of performing a setup operation for loading data using another page buffer, which is different from the page buffer selected during the programming.
不揮発性データ保存装置の内部に備えられた複数個のページバッファのうち選択された一つのページバッファを通じて、不揮発性データ保存装置の内部に備えられたメモリセルアレイにデータをプログラミングするステップと、プログラミングが行われる間に、選択されたページバッファではない他のページバッファを通じてデータをローディングさせるセットアップ動作を行うステップとを含む。 - 特許庁 - In the solar cell module comprising frame members 2 mounted on the periphery of the solar cell module body 1 which has a plurality of solar battery cells arranged at the backside of a translucent panel, a reinforcing member 3 is spanned between the opposed frame members 2 at the backside of the solar cell module body 1, and a buffer material 4 is interposed between the reinforcing member 3 and the solar cell module body 1.
透光性パネルの裏面側に複数の太陽電池セルを配置した太陽電池モジュール本体１の外周部にフレーム部材２を取り付けた太陽電池モジュールであって、上記太陽電池モジュール本体１の裏面側の対向するフレーム部材２に補強部材３を掛渡して設け、この補強部材３と上記太陽電池モジュール本体１との間に緩衝材４を介装させたことを特徴とする。 - 特許庁 - By having a dummy cell array 201 arranged in a memory cell array 101, and an intermediate buffer 300 arranged between the dummy cell array and the input-output circuits 400, control signal of the input-output circuit 400 can be operated at a high speed and at a high frequency in the memory of a large bit width, while the effect of increasing area to the absolute minimum is suppressed.
ダミーセルアレイ２０１をメモリセルアレイ１０１内に配置し、中間バッファ３００を入出力回路４００の間に配置することにより、ビット幅の大きなメモリにおいても面積増大効果を最小限に抑えつつ、入出力回路４００の制御信号を高速かつ高周波で動作させることを可能にする。 - 特許庁 - In a high-speed-synchronization semiconductor memory device, a data input buffer 33 is synchronized with the rise edge of a first clock CLK1, it buffers data which is input through a first port DQ, and it transmits the data to a memory cell array 31.
高速同期の半導体メモリ装置では、デ−タ入力バッファ33が、第１クロックの立上りエッジに同期して、第１ポ−トDQを通じて入力されるデ−タをバッファリングし、メモリセルアレイ31へ伝達する。 - 特許庁 - The multiple address cell copy system consists of an input channel compatible section 10, having an input buffer section 11, a switching (SW) section 20 having a switch copy function 21, and output channel compatible sections 30.
入力バッファ部１１を有する複数の入力回線対応部１０、スイッチ（ＳＷ）コピー機能２１を有するＳＷ部２０および複数の出力回線対応部３０により構成される。 - 特許庁 - Each cell is formed of an n-type GaN layer 21 having uneven surface of mound type inclination having an inclination angle corresponding to each band gap, an n-type InAlGaN layer 22 and a p-type InAlGaN layer 23 formed on an n-type GaN buffer layer 21.
各セルは、各バンドギャップに対応する傾斜角の山型傾斜の凹凸面を有するｎ型GaN層２１、ｎ型GaNバッファ層２１上に形成されたｎ型InAlGaN層２２及びｐ型InAlGaN層２３よりなる。 - 特許庁 - The semiconductor integrated circuit device is provided with a boosting circuit 1, a level detection circuit 2, an internal voltage generation circuit 3, an address buffer (ADB) 4, an address decoder (RDC) 5, and a memory cell array (MCA) 6.
半導体集積回路装置は、昇圧回路１と、レベル検知回路２と、内部電圧発生回路３と、アドレスバッファ（ＡＤＢ）４と、アドレスデコーダ（ＲＤＣ）５と、メモリセルアレイ（ＭＣＡ）６とを備える。 - 特許庁 - The delay time adjustment element 121 delays an input signal for the delay time corresponding to the delay adjustment quantity stored in the delay time memory cell 111 and outputs the input signal to an output buffer 161.
遅延時間調整素子１２１は、遅延時間記憶素子１１１に記憶された遅延調整量に応じた遅延時間で入力信号を遅延し、出力バッファ１６１へ出力する。 - 特許庁 - To carry out file-output of print data stored in a print buffer to make the print data correspond to the cell of spreadsheet software without making it necessary to preliminarily program to store data in a file in the spreadsheet software.
事前にデータを表計算ソフトウェアにファイルに落とすようにプログラミングする必要がなく、印字バッファに格納された印字データから表計算ソフトウェアのセルに対応するようにファイル出力する。 - 特許庁 - The transmission time calculation part 2 sends a data transmission request to a buffer control part 5 when an interval control signal sent by an interval counter 4 having counted cell intervals of the VC level is enabled.
送出時刻計算部２は、ＶＣレベルのセル間隔をカウントした間隔カウンタ４が送出する間隔制御信号がイネーブルのとき、バッファ制御部５に対してデータ送信要求を行う。 - 特許庁 - A first data output buffer 35 is synchronized with the rise edge of the first clock CLK1, it buffers data which is output from the memory cell array 31, and it outputs the data to the outside through the first port DQ.
第１デ−タ出力バッファ35が、前記第１クロックの立上りエッジに同期して、前記メモリセルアレイ31から出力されるデ−タをバッファリングし、前記第１ポ−トDQを通じて外部へ出力する。 - 特許庁 - The potential of a pixel electrode (electrode connected to a TFT) of a liquid crystal cell in a dummy pixel region is input voltage VCOM_ OUT of an analog buffer 71 of a common voltage adjusting circuit 63.
ダミー画素領域の液晶セルの画素電極（ＴＦＴに接続されている側の電極）の電位が、コモン電圧調整回路６３のアナログバッファ７１の入力電圧ＶＣＯＭ＿ＯＵＴとなっている。 - 特許庁 - To provide a semiconductor device capable of improving reliability by coping with a narrow pitch of a bonding pad in the semiconductor device provided with a buffer circuit formed so as to surround a cell part.
セル部を囲むように形成されたバッファ回路を備えた半導体装置において、ボンディングパッドの狭ピッチ化に対応し、信頼性を向上することができる半導体装置を得ることを目的とする。 - 特許庁 - An output voltage (detected voltage of R11) of the buffer circuit 5 is applied to the row wiring 1a in which the sensing is not carried out, and the current entering another sensor cell R can be prevented.
センシングしない行配線１ａには、バッファ回路５の出力電圧（Ｒ11の検出電圧）がマルチプレクサ３を介して印加され、その他のセンサセルＲへ廻り込む電流を無くすことができる。 - 特許庁 - And the number of stored cells is compared with a threshold preset for the queue, the threshold is dynamically changed according to a comparison result and the cell is stored in the common buffer based on the threshold after being changed.
そして、蓄積セル数とキューに対してあらかじめ設定した閾値とを比較し、その結果に応じて閾値を動的に変更し、変更後の閾値に基づいて、共通バッファへのセルの蓄積を行う。 - 特許庁 - To realize a flow control in an ATM communication network that can reduce a cell loss in a buffer in a communication element and prevent partiality as to a band utilizing rate between connections from being caused.
ＡＴＭ通信網において、通信要素内のバッファでのセル損失を低減し、コネクションの間での帯域使用率について不公平が生じるのを防止できるフロー制御を実現する。 - 特許庁 - A buffer part 32 consisting of rubber, soft resin or a foamed body (especially an independent cell foamed body) of rubber or resin is provided in the inside of the neutralizing tank 21, in which the neutralizer is charged, and also in the inside of the lid 29 of the tank 21.
中和剤を投入する中和槽２１の内面と、その蓋２９の内面に、ゴム、軟質樹脂、ゴムや樹脂の発泡体（特に、独立気泡発泡体）からなる緩衝部３２を設けた。 - 特許庁 - The invention includes a protein extract of a mushroom carpophore having α-glucan in a cell wall such as the shiitake mushroom and a component preferably obtained by subjecting the carpophore to crushing extraction with a buffer containing a ≥0.4M salt.
また、本発明はシイタケ等α‐グルカンを細胞壁に有するキノコ子実体のタンパク質抽出液で、好ましくは０．４Ｍ以上の塩を含んだバッファーによって破砕抽出した成分を含む。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
