「clock control」を含む例文一覧(3498)
＜前へ 1 2 3 4 5 6 7 8 9 10 11 .... 69 70 次へ＞- A delay circuit 16 generates a position control clock by delaying a clock CLK according to the position control data.
遅延回路１６は、この位置制御データに応じてクロックＣＬＫを遅延させて位置制御クロックを生成する。 - 特許庁 - VEHICULAR ELECTRONIC CONTROL UNIT AND OPERATION CLOCK SWITCHING METHOD
車両用電子制御ユニット、動作クロック切り替え方法 - 特許庁 - MEMORY DEVICE, MEMORY CONTROL CLOCK SETTING METHOD, DIGITAL DEVICE, AND RECORDING MEDIUM HAVING RECORDED MEMORY CONTROL CLOCK SETTING PROGRAM THEREON
メモリ装置、メモリ制御クロック設定方法、デジタル装置、メモリ制御クロック設定プログラムを記録した記録媒体 - 特許庁 - CLOCK PHASE CONTROL CIRCUIT AND RECEIVER EMPLOYING IT
クロック位相制御回路及びそれを用いた受信装置 - 特許庁 - INFORMATION PROCESSOR AND CLOCK FREQUENCY CONTROL METHOD
情報処理装置およびクロック周波数制御方法 - 特許庁 - MICROWAVE OVEN USING DUAL CLOCK, AND ITS CONTROL METHOD
デュアルクロックを用いた電子レンジおよびその制御方法 - 特許庁 - INFORMATION PROCESSOR, ELECTRIC EQUIPMENT, CLOCK CONTROL METHOD OF INFORMATION PROCESSOR, CLOCK CONTROL PROGRAM, AND RECORDING MEDIUM THEREFOR
情報処理装置、電気機器、情報処理装置のクロック制御方法、クロック制御プログラム及びその記録媒体 - 特許庁 - DEVICE AND METHOD FOR CLOCK SIGNAL CONTROL
クロック信号制御装置及びクロック信号制御方法 - 特許庁 - AUDIO-REPRODUCING DEVICE AND CLOCK-FREQUENCY CONTROL METHOD
オーディオ再生装置およびクロック周波数制御方法 - 特許庁 - CLOCK CONTROL CIRCUIT AND SEMICONDUCTOR DEVICE INCLUDING THE SAME
クロック制御回路及びこれを備える半導体装置 - 特許庁 - CLOCK CONTROL CIRCUIT, INTEGRATED CIRCUIT DEVICE, AND ELECTRONIC APPARATUS
クロック制御回路、集積回路装置及び電子機器 - 特許庁 - SEMICONDUCTOR INTEGRATED CIRCUIT AND CLOCK SYNCHRONIZATION CONTROL METHOD
半導体集積回路及びクロック同期化制御方法 - 特許庁 - FLIP-FLOP CIRCUIT CONTROL METHOD AND METHOD FOR GENERATING CLOCK
フリップフロップ回路、制御方法及びクロック生成方法 - 特許庁 - To provide a clock with remote control function from which the state of a clock section can be confirmed by means of a remote control section.
遠隔操作部で時計部の状態を確認することが可能な遠隔操作機能付時計を提供する。 - 特許庁 - If there is any identification indicating that information processing is in progress, the clock control part instructs a clock changing part 25 to increase a clock frequency.
実行中を示す識別が１つでも有るときには、クロック変更部２５にクロック周波数のアップを指令する。 - 特許庁 - The clock control signal generation circuit includes a before-switching clock processing part (102) and an after-switching clock processing part (106).
このクロック制御信号生成回路は、切り替え前クロック処理部（１０２）と、切り替え後クロック処理部（１０６）とを含む。 - 特許庁 - To provide a clock controller and a clock skew adjusting method which is capable of performing precise clock control for every block.
ブロック毎に細かなクロック制御を行なうことができるクロック制御装置、クロックスキュー調整方法を提供する。 - 特許庁 - RADIO RECEPTION CIRCUIT, ELECTRONIC APPARATUS, CLOCK SIGNAL CONTROL METHOD AND CONTROL PROGRAM
無線受信回路、電子機器、クロック信号制御方法及び制御プログラム - 特許庁 - To restore a reproduction clock during recording by preserving information relating to the clock control of a system time clock (STC) and controlling the reproduction clock using the information.
ＳＴＣのクロック制御に関する情報を保存し、当該情報を用いて再生クロックを制御することで、記録時の再生クロックを復元する。 - 特許庁 - A clock control part 3 which receives the clock operation instruction 5 controls clock supply to the operation block according to the contents of the clock operation instruction 5.
クロック動作指示５を受取ったクロック制御部３はクロック動作指示５の内容に従って該当する動作ブロックへのクロック供給を制御する。 - 特許庁 - The delayed clock signal and the reference clock signal are inputted to a mirror control circuit, and one of delayed clock signals synchronized with the reference clock signal is detected.
ミラー制御回路は遅延クロック信号と基準クロック信号が入力され、基準クロック信号と同期する遅延クロック信号のうち一つを検出する。 - 特許庁 - The clock/frame pulse generating and distribution system is provided with a clock/frame pulse input section 11, a system clock generating section 12, a clock/frame pulse output section 13, and a state monitor/control section 15.
クロック／フレームパルス入力部１１と、システムクロック生成部１２と、クロック／フレームパルス出力部１３と、状態監視／制御部１５を有する。 - 特許庁 - To provide a clock control circuit capable of setting a set value without using an external terminal, and a control method of the clock control circuit.
外部端子を用いず設定値を設定することができるクロック制御回路及びクロック制御回路の制御方法を提供する。 - 特許庁 - A frequency division circuit outputs a sampling clock having a frequency specified by the sampling clock control signal, and a demodulation clock having a frequency specified by the demodulation clock control signal.
分周回路は、サンプリングクロック制御信号により指定された周波数のサンプリングクロックおよび復調用クロック制御信号により指定された周波数の復調用クロックを出力する。 - 特許庁 - Therefore, only PCR having small fluctuation in transmission is selected by a control means for performing clock control by the clock, thus stably reproducing the clock.
そこでクロックで制御手段で伝送揺らぎの小さいＰＣＲのみを選択してクロック制御を行なうことで安定したクロック再生が行なえる。 - 特許庁 - A pixel clock (PCLK) control circuit 124 makes the pixel clock (PCLK) transit based on these control signals a, b and a high frequency clock (VCLK).
画素クロック（ＰＣＬＫ）制御回路１２４は、この制御信号ａ，ｂと高周波クロック（ＶＣＬＫ）とに基づいて画素クロック（ＰＣＬＫ）の状態を遷移させる。 - 特許庁 - When a decoder decodes video data and audio data and a clock control value at PWM control reproduction is recorded in a control unit, the clock control value is compared with a clock control value which is set so far.
デコーダにおいて映像データ、音声データをデコードする場合、ＰＷＭ制御再生を行ったときのクロック制御値を記録部に記録する際に、そのときまでに設定されていたクロック制御値と比較する。 - 特許庁 - A code clock generating section 30 outputs a first code clock signal on the basis of a clock from a control section and outputs a second code clock signal with a frequency twice that of the first code clock signal synchronously with the first code clock signal.
コードクロック発生部３０は、制御部からのクロックに基づいて第１コードクロック信号と、この第１コードクロック信号に同期し、且つ２倍の周波数を有する第２コードクロック信号とを出力する。 - 特許庁 - ELECTRONIC CLOCK, EXTERNAL ADJUSTMENT DEVICE AND CONTROL METHOD THEREFOR
電子時計、外部調整装置およびそれらの制御方法 - 特許庁 - DEVICE AND METHOD FOR CLOCK REGENERATION, AND CONTROL PROGRAM
クロック再生装置、クロック再生方法および制御プログラム - 特許庁 - To provide a clock signal control circuit reduced in circuit scale.
回路規模を削減するクロック信号制御回路の提供。 - 特許庁 - To make frequency control of a clock signal more properly.
クロック信号の周波数制御をより好適に行うこと。 - 特許庁 - ANALOG CLOCK, PORTABLE INFORMATION APPARATUS, AND POINTER OPERATION CONTROL METHOD
アナログ時計、携帯情報機器及び運針制御方法 - 特許庁 - SCAN BASE TEST OF DEVICE PROVIDED WITH TEST CLOCK CONTROL STRUCTURE
テストクロック制御構造を実装するデバイスのスキャンベーステスト - 特許庁 - CLOCK CONTROL METHOD AND ELECTRONIC CIRCUIT DEVICE USING THE METHOD
クロック制御方法およびそれを用いた電子回路装置 - 特許庁 - ANALOG CLOCK, PORTABLE INFORMATION APPARATUS, AND HAND MOVEMENT CONTROL METHOD
アナログ時計、携帯情報機器及び運針制御方法 - 特許庁 - To enable sampling clock control suppressing video disturbances.
映像乱れを抑えたサンプリングクロック制御を可能とすること。 - 特許庁 - The transmission control device 1 is equipped with a clock circuit 12.
伝送制御装置１は時計回路１２を備えている。 - 特許庁 - To provide a clock control circuit with reduced circuit scale.
回路規模の縮減を図るクロック制御回路の提供。 - 特許庁 - The control unit 3 stores the panel clock in a memory 31.
また、制御部３は、このパネルクロックをメモリ３１に記憶する。 - 特許庁 - TRANSMISSION SYSTEM, TRANSMITTER, RECEIVER AND CLOCK CONTROL METHOD
伝送システム、送信装置、受信装置及びクロック制御方法 - 特許庁 - DATA PROCESSING CIRCUIT FOR REDUCING POWER CONSUMPTION BY USING CLOCK CONTROL
クロック制御を用いた低消費電力化データ処理回路 - 特許庁 - A/D CONVERTER AND DUTY CONTROL METHOD OF SAMPLING CLOCK
Ａ／Ｄ変換器およびサンプリングクロックのデューティ制御方法 - 特許庁 - PROTECTION CIRCUIT OF CLOCK INVERSION CONTROL CIRCUIT FOR V.35 INTERFACE
Ｖ．３５インタフェースのクロック反転制御回路の保護回路 - 特許庁 - RADIO RECEIVER, WAVE CLOCK, AND RADIO RECEPTION CONTROL METHOD
電波受信装置、電波時計及び電波受信制御方法 - 特許庁 - The plurality of sub CPUs control respective clock control switches 6a, 6b.
複数のサブＣＰＵは、それぞれのクロック制御スイッチ６ａ、６ｂを制御する。 - 特許庁 - SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, CLOCK CONTROL METHOD AND DATA TRANSFER CONTROL METHOD
半導体集積回路装置、クロック制御方法及びデータ転送制御方法 - 特許庁 - A clock generation means 14 generates a clock having a frequency set beforehand and outputs it to the clock control means 15.
クロック発生手段１４は、予め設定された周波数のクロックを発生してクロック制御手段１５へ出力する。 - 特許庁 - A clock signal input from clock starting point propagates to a clock propagation control gate 32 through a buffers 30 and 31.
クロック始点から入力されクロック信号は、バッファ３０及びバッファ３１を経てクロック伝搬制御ゲート３２に伝搬する。 - 特許庁 - CLOCK SIGNAL GENERATION METHOD AND DEVICE, AND CLOCK FREQUENCY CONTROL METHOD AND DEVICE USING THE SAME
クロック信号発生方法及び装置、それを利用したクロック周波数制御方法及び装置 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
