「clock control」を含む例文一覧(3498)
＜前へ 1 2 .... 4 5 6 7 8 9 10 11 12 .... 69 70 次へ＞- In a clock-distributing part, the abnormality of a clock signal, the failure of the clock distributing part itself, and the disconnected state of a cable to which a clock signal is supplied are detected, and communicated to a control part as a warning.
クロック分配部ではクロック信号の異常、クロック分配部自体の故障、クロック信号が供給されるケーブルの断状態を検出して警報として制御部に通知する。 - 特許庁 - To reduce noise included in a control signal when it is inputted to a gated clock circuit, to prevent fluctuation of the clock signal of the gated clock circuit, and to stabilize an operation of the gated clock circuit.
ゲーテッドクロック回路に入力される際の制御信号に含まれるノイズを低減し、ゲーテッドクロック回路のクロック信号の変動を防止し、ゲーテッドクロック回路の動作を安定化させる。 - 特許庁 - To provide a clock supply control circuit capable of stopping supplying a clock signal while securing a clock pulse width when a supply voltage varies, and also restarting supplying the clock signal.
電源電圧が変動した場合に、クロックパルス幅を保証しつつクロック信号の供給を停止でき、またクロック信号の供給再開ができるクロック供給制御回路を提供する。 - 特許庁 - A control part uses an over-sampling clock signal generated by a clock signal generator for synchronization, and records also a clock signal generated by the clock signal generator of an information providing apparatus as data.
制御部は、クロック信号ジェネレータが生成したオーバサンプリングクロック信号を用いて、同期を取り、情報提供装置のクロック信号ジェネレータが生成したクロック信号もデータとして記録する。 - 特許庁 - The ink jet recorder comprises an interface control section for controlling communication with a host computer, a CPU having a mode for waiting with low power consumption, and a clock control section for supplying a clock wherein the clock control section supplies a clock to the interface control section when the CPU makes a transition to STOP mode.
ホストコンピューターと通信を行うためのインターフェース制御部と低消費電力で待機するモードを有するＣＰＵとクロックを供給するクロック制御部とを有し、ＣＰＵがＳＴＯＰモードに移行する際に、クロック制御部はインターフェース制御部へクロックを供給する。 - 特許庁 - To provide an integrated circuit that can adaptively control a phase relation between a frequency division clock signal and a clock signal.
分周クロック信号とクロック信号との位相関係を適応的に制御可能な集積回路を提供する。 - 特許庁 - A clock signal CLK and a number of stages switch signal CT are inputted to the clock control part CC.
クロック制御部ＣＣにはクロック信号ＣＬＫと段数切替信号ＣＴが入力されるようになっている。 - 特許庁 - When the setpoint interrupt condition exists, the circuitry and the instructions control (144) the clock rate relative to the first clock rate.
設定点割り込み条件が存在する場合は、第１クロック速度に対してクロック速度を制御する（１４４）。 - 特許庁 - The control part includes a delay circuit, and delays a first clock signal from outside to generate a second clock signal.
制御部はディレイ回路を含み、外部からの第１クロック信号を遅延して第２クロック信号を生成する。 - 特許庁 - To provide a clock signal generation method and device, and a clock frequency control method and device using the same.
クロック信号発生方法及び装置、それを利用したクロック周波数制御方法及び装置を提供する。 - 特許庁 - A bus clock control is provided with a PLL, and the frequency of a bus clock is smoothly changed in accordance with the temperature change.
バスクロック制御部にはＰＬＬを設けて、温度変化に応じて滑らかにバスクロックの周波数を変える。 - 特許庁 - A clock output control means 140 controls the read clock not to be supplied in the mode other than the read mode.
クロック出力制御手段１４０でリードモード以外ではリードクロックが供給されないように制限する。 - 特許庁 - To suppress upgrading of clock control and complication of circuit construction, and perform processing at interruption of a scan clock signal.
クロック制御の高度化や回路構成の複雑化を抑制して、スキャンクロック信号の停止時に処理を行う。 - 特許庁 - Furthermore, the timing control section controls the 1st clock section substantially synchronously with the leading timing of the demodulation clock.
更に、タイミング制御部は、復調クロックの立上りタイミングと実質的に同期して第１クロック部を制御する。 - 特許庁 - To provide a clock control volume calculating method which is capable of quickly calculating the clock control volume of a regeneration clock on a receiving side, without inviting increase in a circuit so much in scale.
さほどの回路規模増加を招くことなく、迅速に受信側の再生クロックのクロック制御量を演算することが可能なクロック制御量演算方法を提供する。 - 特許庁 - The reception mode control part 30 includes a clock control part 31 for controlling an operation clock of the correlation part 132 and a processing clock of the operation part 21 individually based on each reception mode.
受信モード制御部３０は、相関部１３２の動作クロックおよび演算部２１の処理クロックを、各受信モードに基づいて個別に制御するクロック制御部３１を備える。 - 特許庁 - ALARM CLOCK SYSTEM, PORTABLE COMMUNICATION APPARATUS, METHOD OF CONTROLLING ALARM CLOCK SYSTEM, CONTROL PROGRAM OF ALARM CLICK SYSTEM, AND RECODING MEDIUM WITH CONTROL PROGRAM OF ALARM CLOCK SYSTEM RECORDED THEREON
目覚まし時計システム、携帯型通信装置、目覚まし時計システムの制御方法、目覚し時計システムの制御プログラム、および目覚し時計システムの制御プログラムを記録した記録媒体 - 特許庁 - A clock setting signal output from a control part 2 to a clock 11 is output via an electric line with an effective tag period determination part 12 between the control part 2 and the clock 11.
制御部２からクロック１１に出力されるクロックセット信号は、制御部２とクロック１１との間にタグ有効期間判定部１２を備えた電気回線を介して出力される。 - 特許庁 - A clock setting signal to be outputted from a control part 2 to a clock 11 is outputted through an electric line provided with a fuse 12 for electrically connecting the control part 2 and the clock 11.
制御部２からクロック１１に出力されるクロックセット信号は、制御部２とクロック１１とを電気的に接続するヒューズ１２を備えた電気回線を介して出力される。 - 特許庁 - A state retaining circuit 126_i retains a clock-switching signal S1 from a clock signal switching control unit 14, by a magnetic information signal from a clock signal switching control unit 14.
状態保持回路１２６_ｉは、クロック信号切り替え制御ユニット１４からの地気情報信号によってクロック信号切り替え制御ユニット１４からのクロック切り替え信号Ｓ１を保持する。 - 特許庁 - The microcomputer which has a central processing unit, a means for controlling memories, and a clock control unit, outputs a clock provided through the clock control unit to an outside of the microcomputer as an outside clock, and also outputs the outside clock after inverting the polarity to the outside of the microcomputer.
中央処理ユニット、メモリ制御手段、及びクロック制御部を有するマイクロコンピュータは、クロック制御部から供給されたクロックを外部クロックとしてマイクロコンピュータの外部に出力し、外部クロックを反転したクロックをマイクロコンピュータの外部に出力する。 - 特許庁 - To provide a clock control circuit which can adjust the phase of a clock signal while avoiding plural-time change of the phase of the clock signal for use in receiving reception data.
受信データ取り込みに用いるクロック信号の位相を複数回変化させずに、クロックの位相調整が可能なクロック制御回路を提供する。 - 特許庁 - A clock control section 115 controls so as to supply only the memory which is used by the memory with a clock, or controls a frequency of the clock supplied to the memory.
クロック制御部１１５は、使用するメモリにのみクロックを供給するように制御し、又はメモリに供給するクロックの周波数を制御する。 - 特許庁 - A clock control section 115 controls so as to supply only the used memory with a clock, or controls the frequency of the clock supplied to the memory.
クロック制御部１１５は、使用するメモリにのみクロックを供給するように制御し、又はメモリに供給するクロックの周波数を制御する。 - 特許庁 - OR circuits 16 each produce the logical sum of a STOP_CLK signal 15 and a clock from a clock oscillator to control a start/stop of clock transmission.
ＳＴＯＰ＿ＣＬＫ信号１５とロック発振器のクロックとをＯＲ回路１６において論理和をとることにより、クロック送信の開始・停止を制御する。 - 特許庁 - The reproduction clock is inputted to the count means 2, is counted and is transmitted to a clock control means 3 as reproduction clock information (STC) 101.
その再生クロックは、カウント手段２に入力してカウントされて、再生クロック情報（ＳＴＣ）１０１としてクロック制御手段３に送信される。 - 特許庁 - Firstly, to make the operation of the clock monitor control ready, a CPU sets a clock monitoring register built in a CPU 56 to enable a clock monitor.
ＣＰＵは、まず、クロックモニタ制御を動作可能状態にするために、ＣＰＵ５６に内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する。 - 特許庁 - In a CPU 56, first a clock monitor register incorporated in the CPU 56 is set into a clock monitor enable state in order to turn clock monitor control into an operable state.
ＣＰＵは、まず、クロックモニタ制御を動作可能状態にするために、ＣＰＵ５６に内蔵されているクロックモニタレジスタをクロックモニタイネーブル状態に設定する。 - 特許庁 - The clock control circuit 22 is in the same configuration as a normal battery clock and does not include any additional functions for a clock with solar cell.
時計制御回路２２は通常の電池時計と同様構成のものであり、太陽電池付き時計のための付加機能は何ら含まれていない。 - 特許庁 - In a clock output control circuit 320, a clock command decoder 328 decodes clock commands to output the clocks in circuit block units.
クロック出力制御回路３２０では、クロックコマンドがクロックコマンドデコーダ３２８によりデコードされ、回路ブロック単位にクロックの出力制御が行われる。 - 特許庁 - A comparator 10 compares the reproducing clock information with a reference clock generated by a reference clock generator 11 to output the result to the memory control circuit 7.
比較器１０は、再生クロック情報と、基準クロック発生器１１が発生する基準クロックトとを比較し、その結果を、メモリ制御回路７へ出力する。 - 特許庁 - A clock control circuit 30 receives a clock signal CK and sets the activation circuit 20 to a conduction state, for a predetermined period starting from an edge timing of the clock signal.
クロック制御回路３０は、クロック信号ＣＫを受け、そのエッジのタイミングから所定の期間の間、活性化回路２０を導通状態に設定する。 - 特許庁 - A clock control circuit 15 is provided with a vertical transfer clock input terminal 16, a horizontal transfer clock input terminal 17 and a test mode changeover terminal 18.
クロック制御回路１５は、垂直転送クロック入力端子１６、水平転送クロック入力端子１７、テストモード切り換え端子１８を備える。 - 特許庁 - Further, synchronously with rising of a clock signal SK2, a clock stop control signal ST2 is turned into '1' by a control signal generating means 14.
さらに、制御信号生成手段１４により、クロック信号ＣＫ２の立ち上がりに同期してクロック停止制御信号ＳＴ２が“１”になる。 - 特許庁 - The slave station extracts a value of the control data under the control of the pseudo transmission clock signal, and superimposes a monitoring data signal on the pseudo transmission clock signal.
子局は、擬似伝送クロック信号の制御下で制御データの値を抽出し、監視データ信号を擬似伝送クロック信号に重畳する。 - 特許庁 - In the fine adjustment mode, an oscillation control circuit 15 increases or decreases a control voltage VT according to a phase difference between the reference clock and the frequency divided clock.
発振制御回路15は、微調整モードにおいて、基準クロックと分周クロックとの位相差に応じて制御電圧VTを増減させる。 - 特許庁 - A conduction control circuit 17G controls transistors FET1 and FET2 depending on the reference clock signal RCK or the control clock signal PCK.
導通制御回路１７Ｇは、基準クロック信号ＲＣＫまたは制御クロック信号ＰＣＫに応じてトランジスタＦＥＴ１、ＦＥＴ２を制御する。 - 特許庁 - This data processor (2) has: a system clock generation circuit (35) generating a system clock ϕ1; a system control circuit (22); and an interrupt control circuit (24).
データプロセッサ（２）は、システムクロックφ１を生成するシステムクロック発生回路（３５）と、システム制御回路（２２）と、割り込み制御回路（２４）とを有する。 - 特許庁 - DATA REPRODUCING DEVICE, CLOCK SUPPLY CONTROL METHOD AND PROGRAM STORAGE MEDIUM
データ再生装置、クロック供給制御方法及びプログラム格納媒体 - 特許庁 - Then, the switch control part 13 brings a signal input switch 12 into an electrical connection state by 1/2 the clock from among 8 clocks of the clock control signal ϕ, that is, the 1/16 period by a clock control signal ϕ2.
次に、スイッチ制御部１３は、クロック制御信号φ２をクロック制御信号φの８クロックのうち１／２クロック、つまり１／１６の時間だけ信号入力スイッチ１２を電気的接続状態にする。 - 特許庁 - CONTROLLER AND PICTURE OUTPUTTING DEVICE AND POWER SOURCE/CLOCK CONTROL METHOD FOR CONTROLLER
コントローラ、画像出力装置、及び、コントローラの電源／クロック制御方法 - 特許庁 - ELECTRONIC APPARATUS, DISPLAY DEVICE AND CLOCK SIGNAL SUPPLY CONTROL METHOD
電子装置及び表示装置及びクロック信号供給制御方法 - 特許庁 - A switch control section 13 brings a power feed switch 17 into an electrical connection state by 1 clock out of 8 clocks of a clock control signal ϕ, that is, the 1/8 the period by a clock control signal ϕ1 in an operation phase.
スイッチ制御部１３は、動作フェーズにおいて、クロック制御信号φ１をクロック制御信号φの８クロックのうち１クロック、つまり１／８の時間だけ電力供給スイッチ１７を電気的接続状態にする。 - 特許庁 - To reduce probability of erroneous synchronization control of a regenerated clock.
再生クロックの誤った同期制御が行われる確率を低減する。 - 特許庁 - CLOCK GENERATOR, ELECTRONIC DEVICE, AND CONTROL METHOD FOR GENERATING CLOCKS
クロック発生器、電子機器、及びクロックを発生するための制御方法 - 特許庁 - CLOCK GENERATION CIRCUIT, INTEGRATED CIRCUIT MEMORY DEVICE AND ITS CONTROL METHOD
クロック発生回路及び集積回路メモリ装置及びその制御方法 - 特許庁 - INTERNAL CLOCK FREQUENCY CONTROL CIRCUIT AND SEMICONDUCTOR DEVICE USING THE SAME
内部クロック周波数制御回路及びこれを利用する半導体装置 - 特許庁 - POWER SUPPLY DEVICE, ITS CONTROL METHOD, PORTABLE ELECTRONIC APPARATUS, CLOCK DEVICE AND ITS CONTROL METHOD
電源装置およびその制御方法、携帯型電子機器、計時装置およびその制御方法 - 特許庁 - To provide a control device capable of maintaining a clock function of a control part even during a stand-by mode.
スタンバイモード中であっても、制御部の時計機能を維持可能な制御装置を提供する。 - 特許庁 - GATED CLOCK CELL, SCAN TEST CONTROL CIRCUIT, AND METHOD FOR DESIGNING RTL LEVEL OF SCAN TEST CONTROL CIRCUIT
ゲーテッドクロックセル、スキャンテスト制御回路及びスキャンテスト制御回路のＲＴＬレベルの設計方法 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
