「clock method」を含む例文一覧(2286)
＜前へ 1 2 .... 28 29 30 31 32 33 34 35 36 .... 45 46 次へ＞- The method and device for optimizing data transfer between a launch domain and a capture domain driven by a plesiochronous launch clock and capture clock transmits a beacon of representative data from the launch domain to the capture domain, and captures the beacon within the capture domain using the capture clock.
プレシオクロナスなランチクロック及びキャプチャクロックによって駆動されたランチドメインとキャプチャドメインとの間のデータ転送を最適化するための方法及び装置は、前記ランチドメインから前記キャプチャドメインへと代表データのビーコンを送信し、前記キャプチャクロックを用いて前記キャプチャドメイン内にビーコンを取り込む。 - 特許庁 - To provide a semiconductor integrated circuit and a test clock signal control method capable of performing a fine timing setting have freedom in timing adjustment of an internal signal by taking a test clock signal for timing adjustment from the outside and replacing the signal with an internal clock signal.
外部からタイミング調整のためのテストクロック信号を取込むようにして内部のクロック信号と置きかえることにより、内部信号のタイミング調整において自由度がありかつ微細なタイミング設定をすることが出来る半導体集積回路及びテストクロック信号制御方法を提供する。 - 特許庁 - To provide a method and a circuit for selecting and outputting a clock signal capable of properly selecting and outputting the clock signal with desired frequency either of high and low even when difference exists in inputted period of two or more clock signals with different frequencies.
周波数の異なる２以上のクロック信号の入力時期に差があった場合にも、高低いずれか所望とする周波数のクロック信号を適切に選択して出力することができるクロック信号の選択出力方法および選択出力回路を提供すること。 - 特許庁 - OPTIMUM MODULATION WAVEFORM GENERATION APPARATUS AND METHOD FOR REDUCING CLOCK NOISE, CLOCK NOISE REDUCTION APPARATUS FOR MODULATING CLOCK FREQUENCY BY OPTIMUM MODULATION WAVEFORM, SPECTRUM ANALYSIS APPARATUS, COMPUTER PROGRAM FOR CALCULATING OPTIMUM MODULATION WAVEFORM, AND COMPUTER-READABLE STORAGE MEDIUM WITH THE COMPUTER PROGRAM STORED
クロックノイズを低減する最適変調波形生成装置および方法，その最適変調波形によりクロック周波数を変調するクロックノイズ低減装置，スペクトル解析装置および最適変調波形を算出するコンピュータプログラムおよびそのコンピュータプログラムを格納したコンピュータ読み取り可能な記憶媒体 - 特許庁 - To provide new clock protein BMAL2(Brain-Muscle-Arnt-like protein 2) that is important in the clock oscillation mechanism including a light-input pathway and an output pathway, a new clock gene encoding the protein, a method for screening a substance promoting or suppressing a promoter- transcripting activity using it, and so on.
光入力経路及び出力経路を含む時計発振機構において重要である新規時計タンパク質ＢＭＡＬ２（Brain-Muscle-Arnt-Like protein 2）、それらをコードする新規時計遺伝子、及びそれらを利用したプロモーター転写活性の促進又は抑制物質のスクリーニング方法等を提供すること。 - 特許庁 - To provide a decorative article and a clock rear cover, wherein a bonding position between a first plate-like body and a second plate-like body can be determined accurately, and both plate-like bodies are surely bonded by using an easy method, and furthermore, to provide a clock equipped with the clock rear cover.
第１の板状体と第２の板状体との接合箇所を正確に定めることができ、かつ、簡単な方法で両板状体が確実に接合された装飾品および時計用裏蓋を提供すること、また、前記時計用裏蓋を備えた時計を提供すること。 - 特許庁 - To provide a test method in which data is discriminated as defective data when phase difference between a reference clock and the data satisfies the prescribed conditions, in a semiconductor device in which a reference clock is outputted synchronizing with a read-out output of data, and this reference clock is used for delivery and reception of data.
データの読み出し出力と同期して基準クロックを出力し、この基準クロックをデータの受渡しに供する半導体デバイスにおいて、基準クロックとデータとの間の位相差が所定の条件の満たすとき不良と判定する試験方法を提案する。 - 特許庁 - To provide a method and a tool for attaching and detaching a back lid of a clock, capable of preventing the periphery of a recessed part for engaging the back lid from being damaged as before in attaching and detaching the back lid of the clock in repairing the clock not to get into trouble with a customer.
本発明の課題は、時計修理における時計裏蓋の脱着において、従来のように裏蓋の係合用の凹部周辺を傷つけることがなく顧客とのトラブルの生ずることのない、時計裏蓋の脱着方法とその冶具を提供することである。 - 特許庁 - FORMATTER DRIVING CLOCK GENERATION METHOD AND DEVICE, DRIVING CLOCK GENERATION DEVICE, MASTER OPTICAL DISK EXPOSING METHOD AND DEVICE, OPTICAL DISK DRIVING DEVICE, AND MASTER OPTICAL DISK AND INFORMATION RECORDING MEDIUM PRODUCED THEREBY
フォーマッタ駆動クロック生成方法，フォーマッタ駆動クロック生成装置，駆動クロック生成装置，光ディスク原盤露光方法および光ディスク原盤露光装置と光ディスクドライブ装置並びにこれにより作成した光ディスク原盤と情報記録媒体 - 特許庁 - SEQUENCE CIRCUIT, STORAGE ELEMENT, CLOCK GENERATION CIRCUIT AND CLOCK CONTROL METHOD, CIRCUIT CHANGING METHOD AND CIRCUIT DESIGN SUPPORT DEVICE, SEMICONDUCTOR INTEGRATED CIRCUIT AND ELECTRONIC DEVICE WITH IT, ELECTRONIC CONTROL DEVICE AND MOBILE BODY WITH IT
順序回路、記憶素子、クロック発生回路およびクロック制御方法、ならびに回路変更方法および回路設計支援装置、半導体集積回路およびそれを備えた電子装置、ならびに電子制御装置およびそれを備えた移動体 - 特許庁 - To provide a musical performance clock generating device capable of generating musical performance clocks being in tune with progress of a musical piece in any of musical pieces stably and to provide a data reproducing device, a musical performance clock generating method, a data reproducing method, and a program.
どのような楽曲においても、安定して楽曲の進行にあわせた演奏クロックを生成することができる演奏クロック生成装置、データ再生装置、演奏クロック生成方法、データ再生方法およびプログラムを提供すること。 - 特許庁 - To bring about the inconspicuousness of unevenness in image, which occurs when a print head is driven by a clock created by a spread spectrum method.
スペクトラム拡散方式にて作成されたクロックにてプリントヘッドを駆動する際に、発生する画像むらを目立たなくする。 - 特許庁 - To provide an oscillator which can be suitably used in phase lock loop clock generators etc., and to provide a method of generating an oscillating signal.
位相同期ループクロック発生器等に好適に使用できるオシレータ及びオシレーティング信号を生成する方法を提供する。 - 特許庁 - SUPERPOSED SIGNAL RECEIVING APPARATUS, SUPERPOSED SIGNAL TRANSMITTING APPARATUS, COMMUNICATION SYSTEM, METHOD FOR TRANSMITTING SUPERPOSED SIGNAL, AND RADIO-CONTROLLED CLOCK APPARATUS
重畳信号受信装置、重畳信号送信装置、通信システム、重畳信号伝送方法および電波時計装置 - 特許庁 - METHOD AND APPARATUS OF DECIDING START TIMING OF TIME FRAME, TIME INFORMATION DETECTOR AND RADIO-CONTROLLED CLOCK
時間フレームの開始タイミング決定方法、時間フレームの開始タイミング決定装置、時刻情報検出装置および電波修正時計 - 特許庁 - To provide a DLL circuit outputting a clock having an improved duty ratio quality, and a method of controlling the same.
本発明は、より向上したデューティ比特性を持つクロックを出力するＤＬＬ回路及びその制御方法を提供する。 - 特許庁 - To provide a built-in self-inspecting circuit as well as method for measuring error in a phase lock loop(PLL) output clock signal.
位相ロック・ループ（ＰＬＬ）出力クロック信号における誤差を測定する内蔵自己検査回路および方法を提供する。 - 特許庁 - In the clock transmission method of the ring type network system, both of first and second clocks are transmitted to the common node device.
このリング型ネットワークシステムのクロック伝送方法では、第１および第２クロックの双方を共通のノード装置に伝送する。 - 特許庁 - To provide a logic circuit design support method for achieving gated clock design for reducing power consumption in an actual operation.
実動作において低消費電力化が図れるゲーティッドクロック設計が可能な論理回路設計支援方法を提供する。 - 特許庁 - To provide clock hitless switching apparatus and an operation method capable of making a phase difference at system switching coincident at high precision.
系切替え時の位相差を高精度で一致させることができるクロック無瞬断切替装置およびその動作方法を提供。 - 特許庁 - To provide a method for designing clock wiring in accordance with a power potential distribution and a reference potential distribution in an integrated circuit.
集積回路内の電源電位分布及び基準電位分布に応じたクロック配線を設計する方法を提供する。 - 特許庁 - Disclosed is a device and method for scaling a frequency and operating voltage of at least one clock domain of a microprocessor.
マイクロプロセッサの少なくとも１つのクロック・ドメインの周波数および動作電圧をスケールするための装置および方法である。 - 特許庁 - An RTP buffer 102 is placed in addition to a TTS (Time Stamped Transport Stream) buffer 105 managed by an adaptive clock method.
アダプティブクロック方式で管理されるＴＴＳ（タイムスタンプ付きトランスポート・ストリーム）バッファ１０５の他に、ＲＴＰバッファ１０２を設ける。 - 特許庁 - The wave source investigating apparatus having a high speed and a high resolution with a clock extraction circuit eliminated can be realized in this method.
この方式により，高速・高分解能が実現でき，またクロック抽出回路も不要にした波源探査装置を提供する。 - 特許庁 - To provide a method and an apparatus for measuring and correcting a duty cycle of a reference clock to be supplied to a duty cycle measurement (DCM) circuit.
デューティ・サイクル測定（ＤＣＭ）回路に供給する基準クロックのデューティ・サイクルの測定、補正方法および装置の提供。 - 特許庁 - ELECTRONIC CLOCK, CHARGING STATE DISPLAY METHOD OF SECONDARY BATTERY, CHARGING STATE DISPLAY PROGRAM OF SECONDARY BATTERY AND INFORMATION PROCESSING TERMINAL DEVICE
電子時計、二次電池の蓄電状態表示方法、二次電池の蓄電状態表示プログラムおよび情報処理端末装置 - 特許庁 - To provide a stepping motor which can reduce power consumption, a method of manufacturing thereof, an electronic apparatus, and a clock.
消費電力を低減することのできるステッピングモーターの製造方法、ステッピングモーター、電子機器および時計を提供すること。 - 特許庁 - To disclose a system, structure and method for performing scan-based testing of electronic circuits by generating a test clock for scan chains.
スキャンチェーンのテストクロックを生成して電子回路のスキャンベースのテストを実施するためのシステム、構造、及び方法が開示される。 - 特許庁 - To provide a method, a circuit, and a system, for generating delayed high frequency clock signal used for spread spectrum clocking.
スプレッドスペクトラムクロッキングに使われる遅延された高周波クロック信号を発生させるための方法、回路、及びシステムを提供する。 - 特許庁 - To provide a semiconductor integrated circuit and its manufacturing method, wherein clock skew caused by production variation can be reduced.
製造ばらつきによるクロックスキューを低減することができる半導体集積回路及びその設計方法を提供する。 - 特許庁 - This method uses a peculiar time stamp for a dispersion network clock synchronization protocol regarding the correlation between the image and the data.
この方法は、画像及びデータの相関関係についての分散ネットワーククロック同期プロトコルに対する固有のタイムスタンプを用いる。 - 特許庁 - To provide a method and a system for multichannel data transmission which can generate a clock for demodulation accurately on a reception side.
受信側で正確に復調用のクロックを生成可能な多チャンネルデータの伝送方法ならびにそのシステムを提供する。 - 特許庁 - To provide the design method of a semiconductor integrated circuit by which the duty adjustment of a clock after layout can be facilitated.
レイアウト後のクロックのデューティ調整を容易に行なうことのできる、半導体集積回路の設計方法を提供する。 - 特許庁 - METHOD HAVING DYNAMICALLY SCALABLE CLOCK DOMAIN TO SELECTIVELY INTERCONNECT SUBSYSTEMS THROUGH SYNCHRONOUS BUS, AND SYSTEM THEREOF
同期バスを介してサブシステムを選択的に相互接続するための動的に変化可能なクロック・ドメインを有する方法および装置 - 特許庁 - METHOD, APPARATUS, AND PROGRAM FOR DESIGNING CLOCK DISTRIBUTION CIRCUIT AND COMPUTER-READABLE RECORD MEDIUM RECORDING THE PROGRAM
クロック分配回路の設計方法，設計装置および設計プログラム並びに同プログラムを記録したコンピュータ読取可能な記録媒体 - 特許庁 - IDENTIFICATION VOLTAGE CONTROL CIRCUIT FOR CLOCK DATA REPRODUCING CIRCUIT AND ITS METHOD, OPTICAL RECEIVER, AND IDENTIFICATION VOLTAGE CONTROL PROGRAM
クロックデータ再生回路の識別電圧制御回路と識別電圧制御方法及び光受信装置、識別電圧制御プログラム - 特許庁 - To provide a system and method for distributing clock signal information as rising and falling edge signals.
クロック信号情報を立ち上がりエッジ信号および立ち下がりエッジ信号として供給するシステムと方法が開示されている。 - 特許庁 - To provide a clock and data recovery (CRD) system and method that recovers timing information and data from a serial data stream.
シリアルデータストリームからタイミング情報及びデータを回復させるクロック及びデータリカバリ（ＣＲＤ）システム及び方法を提供する。 - 特許庁 - METHOD OF MANUFACTURING PIEZOELECTRIC VIBRATION PIECE, DEVICE FOR MANUFACTURING PIEZOELECTRIC VIBRATION PIECE, PIEZOELECTRIC VIBRATION PIECE, OSCILLATOR, ELECTRONIC APPARATUS AND RADIO CLOCK
圧電振動片の製造方法、圧電振動片の製造装置、圧電振動片、圧電振動子、発振器、電子機器および電波時計 - 特許庁 - To provide a layout design method capable of preventing malfunction caused by a clock skew, and allowing easy materialization.
クロックスキューを原因とする誤動作を防止することができると共に容易に実現可能なレイアウト設計方法を提供する。 - 特許庁 - ANALOG/DIGITAL COMBINED TYPE SEMICONDUCTOR INTEGRATED CIRCUIT AND PHASING METHOD FOR CLOCK IN ANALOG/DIGITAL COMBINED TYPE SEMICONDUCTOR INTEGRATED CIRCUIT
アナログ／ディジタル混載型半導体集積回路、およびアナログ／ディジタル混載型半導体集積回路におけるクロックの位相調整方法 - 特許庁 - To provide a terminal device which maintains time or calendar information even when a trouble is generated and to provide a method of controlling a real-time clock.
障害が発生しても時刻やカレンダ情報を保持する端末装置およびリアルタイムクロックの制御方法を提供する。 - 特許庁 - To solve the problem that a continuous time output stage of a DAC (digital to analog converter) requires a method of minimizing inter-symbol interference and improving effects of clock characteristics.
ＤＡＣの連続時間ステージは インターシンボル干渉とクロック特性効果の減少をさせる改善が必要とする。 - 特許庁 - To provide a communication device and a clock compensating method capable of compensating time even without communicating with base stations.
基地局との通信が行われなくとも時間の補正を行うことができる通信装置及び時計補正方法を提供する。 - 特許庁 - To provide a reproducer for outputting decoding data by being precisely synchronized with a reference clock, and to provide a reproduction processing method.
復号データを基準クロックに正確に同期して出力することができる再生装置及び再生処理方法を提供する。 - 特許庁 - To provide a signal comparison system which decides the transition of a data signal in connection with the transition of a clock signal, and its method.
クロック信号の遷移に関連してデータ信号の遷移を判断する信号比較システム及び方法を提供すること。 - 特許庁 - In the first method of adjusting the frequency of a dot clock, first, image data are acquired, by using a dot clock that is generated with a provisional multiplicative factor, and the length of the effective signal area on one line of the image data is found.
ドットクロックの周波数調整の第１の方法では、まず、仮の逓倍数で生成されたドットクロックを用いて画像データを取得し、この画像データの１ライン上の有効信号領域の長さを求める。 - 特許庁 - To provide a broadcast receiver and which enables time information not to be cleared even if power is interrupted and therefore enables clock display when no external time information is obtained at the reapplication of power, a clock display method.
電源がオフになっても時間情報がクリアされず、電源再投入時に外部から時間情報が得られないときでも時計表示を可能にした放送受信装置および時計表示方法を提供する。 - 特許庁 - To provide a communication apparatus and the signal processing method thereof which reduce an adverse effect caused by a PWM signal of a variation where a modulated clock signal is used for the operating clock of a PWM circuit.
変調クロック信号をＰＷＭ回路の動作クロックに使用する場合に、ＰＷＭ信号の揺らぎによる悪影響を低減させることが可能な通信装置及びその信号処理方法を提供すること。 - 特許庁 - The method includes a step of using a fixed latency indicator signal to authorize the source to insert time information used to slave the clock of the decoder of the associated receiving part to its clock.
その方法は、ソースのクロックに関連受信部の復号化器のクロックを従属させるように用いられる時間情報を挿入するようにソースを認定するために固定レイテンシ指示信号を用いる段階を有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
