「clock method」を含む例文一覧(2286)
＜前へ 1 2 .... 24 25 26 27 28 29 30 31 32 .... 45 46 次へ＞- There are included a clock loss sense and switchover circuit and method in which clock switchover is responsive to loss of a primary signal and to additional switch command signaling.
１局面では、実施形態はクロックロスセンスおよびスイッチオーバーの回路と、クロックスイッチオーバーが１次信号のロスと追加のスイッチコマンドシグナリングとに応答する方法を提供する。 - 特許庁 - To provide a wiring structure and a wiring method in which the addition of a test circuit by a user can be controlled, and a scan clock can be supplied at each clock domain.
ユーザによるテスト回路の追加を抑制することが可能であり、クロックドメイン毎にスキャンクロックを供給可能な配線構造及び配線方法を提供すること。 - 特許庁 - To provide a clock driving device and a clock driving method for a pneumatic actuator capable of being controlled only by air pressure (including gas pressure sealed in cylinder) without using the electricity.
電気を一切使用せず、空気圧（ボンベに封入された気体圧も含む）のみで制御できる、空圧アクチュエータの計時駆動装置および計時駆動方法を提供する。 - 特許庁 - This method can include a step of constituting different programmable test clock controllers so that different clock domains may be tested mostly in parallel.
種々の実施形態において、本方法は、異なるクロックドメインをほぼ並行してテストするように異なるプログラム可能テストクロックコントローラを構成する段階を含むことができる。 - 特許庁 - To provide a method in which the representation of audio and video information is synchronized when a more precise system clock or a higher- resolution hardware clock lacks.
より正確なシステムクロック又はより高い解像度のハードウェアクロックが欠如している場合に、オーディオ及びビデオ情報の表現を同期化するための方法を提供する。 - 特許庁 - To provide an inexpensive clock correcting circuit to be applied to a specified low power radio system, and also to provide a mobile body terminal, a base station device, and a clock correcting method.
特定小電力無線システムに適用できる安価なクロック補正回路、移動体端末、基地局装置及びクロック補正方法を提供することができない。 - 特許庁 - To provide a radio correction clock and a control method of a radio correction clock capable of reducing a power consumption in a pointer position detection operation by a position sensor.
位置センサによる指針位置検出動作における電力消費を軽減できる電波修正時計と電波修正時計の制御方法を提供すること。 - 特許庁 - To provide a variable frequency divider circuit that is synchronized with an input reference clock and provides frequency division clocks with a different frequency division ratio and to provide a clock frequency division method using the circuit.
入力基準クロックに同期し且つ分周比の異なる複数の分周クロックを得る可変分周回路およびそれを使用するクロック分周方法を提供する。 - 特許庁 - To provide a clock-generating device for generating clocks for a prescribed period of time by making use of command signals used for outputting data, and also provide a clock-generating method.
データの出力に用いられる命令信号を利用し、所定時間だけクロックを生成するためのクロック生成装置およびクロック生成方法を提供すること。 - 特許庁 - PIEZOELECTRIC VIBRATOR AND METHOD OF MANUFACTURING THE SAME, SURFACE-MOUNTED PIEZOELECTRIC VIBRATOR AND METHOD OF MANUFACTURING THE SAME, OSCILLATOR, ELECTRONIC EQUIPMENT AND RADIO WAVE CLOCK
圧電振動子とその製造方法、表面実装型圧電振動子とその製造方法、発振器、電子機器及び電波時計 - 特許庁 - VOLTAGE DETECTOR, BATTERY RESIDUAL CAPACITY DETECTOR, VOLTAGE DETECTING METHOD, BATTERY RESIDUAL CAPACITY DETECTING METHOD, ELECTRONIC CLOCK, AND ELECTRONIC APPARATUS
電圧検出装置、電池残量検出装置、電圧検出方法、電池残量検出方法、電子時計および電子機器 - 特許庁 - DIGITAL SYSTEM, CLOCK SIGNAL CONTROL METHOD FOR THE SAME AND RECORDING MEDIUM STORING PROCESSING PROGRAM TO BE RUN BY THE METHOD
デジタルシステム、デジタルシステムのクロック信号調整方法および、その調整方法で実行する処理プログラムを記録した記録媒体 - 特許庁 - METHOD, LOGICAL DEVICE AND SYSTEM FOR CALCULATING JITTER OF CIRCUIT; AND METHOD, LOGICAL DEVICE AND SYSTEM FOR SYNTHESIZING CLOCK TREE OF CIRCUIT
回路のジッタを計算する方法、論理装置及びシステム並びに回路のクロックツリーを合成する方法、論理装置及びシステム - 特許庁 - MANUFACTURING METHOD OF AIRTIGHT TERMINAL, AIRTIGHT TERMINAL, MANUFACTURING METHOD OF PIEZOELECTRIC VIBRATOR, PIEZOELECTRIC VIBRATOR, OSCILLATOR, ELECTRONIC EQUIPMENT AND RADIO-CONTROLLED CLOCK
気密端子の製造方法及び気密端子、圧電振動子の製造方法及び圧電振動子、発振器、電子機器、電波時計 - 特許庁 - FORMATTER DRIVE CLOCK GENERATING METHOD, FORMATTER DRIVE COMMAND PULSE COLUMN GENERATING METHOD, OPTICAL DISK ORIGINAL DISK EXPOSING APPARATUS, AND OPTICAL RECORDING MEDIUM
フォーマッタ駆動クロック生成方法、フォーマッタ駆動指令パルス列生成方法、光ディスク原盤露光装置及び光記録媒体 - 特許庁 - In a method for calculating jitter in a clock tree in one embodiment, the clock tree is divided into a plurality of stages, and the jitter in one or more of the stages is calculated according to a model of at least a part of a circuit associated to the clock tree.
一実施例でのクロックツリーにてジッタを計算する方法は、クロックツリーを複数のステージに分割し、クロックツリーに関連する回路の少なくとも一部分のモデルに従って、１以上のステージのジッタを算出する。 - 特許庁 - To provide a method for manufacturing a semiconductor integrated circuit for reducing power consumption in the distribution of a clock signal, for compensating the amplitude of the clock signal, and for unifying the delay time of the clock signal of each distributed path.
クロック信号の分配において低消費電力化を図り、クロック信号の振幅を補償しつつ、分配経路毎のクロック信号の遅延時間を均一化することができる半導体集積回路の製造方法を提供する。 - 特許庁 - To provide video display device and method capable of high definition on-screen display corresponding to a dot clock even in the case of using an on-screen display device operated only by a clock slower than the dot clock synchronized with video signals.
映像信号に同期したドットクロックより遅いクロックでしか動作しないオン・スクリーン表示デバイスを用いた場合でも、当該ドットクロックに従って高精細なオン・スクリーン表示が可能な映像表示装置および方法を提供する。 - 特許庁 - To provide an internal clock signal generating circuit and method capable of generating an internal clock signal accurately synchronized with an external clock signal by a simple circuit configuration not composed by using a plurality of unit delay circuits.
本発明は、複数個の単位遅延回路を用いて構成せずに簡単な回路構成で外部クロック信号に正確に同期した内部クロック信号を発生することが可能な内部クロック信号発生回路及び方法を提供する。 - 特許庁 - To enable a controllable oscillator to generate an output signal and to be switched over between a first clock signal and a second clock signal for use as the input clock signal of a PLL regarding the PLL and a method for the operation of the PLL.
ＰＬＬ及びＰＬＬの動作方法に関し、制御可能なオシレータが出力信号を発生し且つＰＬＬの入力クロック信号として使用するために第一クロック信号及び第二クロック信号の間でスイッチオーバーさせる。 - 特許庁 - In another method in addition, when a clock pulse becomes absent in the input clock signal, a counter counts a period corresponding to the number of required additional clocks, and the internal clock signal is outputted as the additional clocks through the period.
さらに他の方法では、入力クロック信号中にクロックパルスが存在しなくなると、カウンタにより必要な追加クロック数に対応する期間がカウントされ、その期間にわたって内部クロック信号が追加クロックとして出力される。 - 特許庁 - To provide a clock identification recovery circuit and a clock identification recovery method that can establish synchronization in a short time after an input data signal is received and conduct proper clock identification recovery while dealing with the input data signal with jitter.
入力データ信号が入力されてから短時間で同期が確立でき、ジッタを持った入力データ信号に対応して、適切なクロック識別再生を行うクロック識別再生回路及びクロック識別再生方法を提供する。 - 特許庁 - To provide a clock signal generating circuit that generates a clock signal with a desired frequency even when an oscillation circuit with comparatively low frequency accuracy is employed and to provide a clock frequency adjustment method.
比較的周波数精度の低い発振回路を用いていても、所望周波数のクロック信号を発生させることが出来るクロック信号発生回路及びそのクロック周波数調整方法を提供することを目的とする。 - 特許庁 - To provide a clock synchronization method and a synchronizing clock generator that apply no meaningless and harmful phase correction to a generated clock even when the object signal to be synchronized has distortion.
同期させるべき処理対象信号が歪みを受けている場合に、生成クロックに対して無意味な位相補正や有害な位相補正が施されることのないクロック同期補正方法及び同期クロック生成装置を提供する。 - 特許庁 - To provide a clock controlling method and a clock control circuit capable of switching a plurality of clocks without changing pulse widths of the clocks, and an IC card reader concerning the clock controlling method and the clock control circuit for selectively outputting a plurality of frequency clocks and the IC card reader.
複数の周波数のクロックを選択的に出力するためのクロック制御方法及びクロック制御回路並びにＩＣカード読取装置に関し、複数のクロックをクロックのパルス幅が変更されることなく切り換えることができるクロック制御方法及びクロック制御回路並びにＩＣカード読取装置を提供することを目的とする。 - 特許庁 - To provide a method for generating clock signals of a desired number, using a high-speed, three-stage ring oscillator.
高速の３段リング発振器を用いて、望ましい数のクロック信号を生成する方法を提供する。 - 特許庁 - METHOD OF RENEWING INTERNAL CLOCK BY SENDING DATE AND TIME FROM CENTER TO LCR INTEGRATED TELECOMMUNICATION TERMINAL
センタからＬＣＲ内蔵電気通信端末へ日付と時刻を送り内部時計を更新する方式 - 特許庁 - METHOD FOR REDUCING ERROR IN BIDIRECTIONAL RANGING BETWEEN TWO TRANSCEIVERS CAUSED BY CLOCK FREQUENCY OFFSET
クロック周波数オフセットに起因する２つのトランシーバ間の双方向測距の誤差を低減するための方法 - 特許庁 - SYSTEM AND DEVICE FOR MULTIPLEXING ATM, AND CLOCK- SUBORDINATING METHOD BETWEEN CBR TERMINALS
ＡＴＭ多重化通信システム、ＡＴＭ多重化装置およびＣＢＲ端末装置間クロック従属方法 - 特許庁 - SYSTEM AND METHOD TO OVERCOME WANDER ACCUMULATION TO ACHIEVE PRECISION CLOCK DISTRIBUTION OVER LARGE NETWORKS
揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法 - 特許庁 - To provide a method for synchronizing analog display (41) of the current time on a clock (40) with the electronic time.
時計（４０）の現時間のアナログ表示（４１）を電子時間に同期させる方法を提供すること。 - 特許庁 - To provide a real time clock device operating at low voltage and low current, and its control method.
低電圧および低電流で動作するリアルタイムクロック装置およびこれの制御方法を提供する。 - 特許庁 - PIEZOELECTRIC RESONATOR, WAFER THEREFOR, METHOD OF MANUFACTURING THE SAME, OSCILLATOR, RADIO WAVE CLOCK, AND ELECTRONIC EQUIPMENT
圧電振動子、発振器、電波時計、電子機器、圧電振動子用ウエハ体及び圧電振動子の製造方法 - 特許庁 - To provide a computer system controlling an unused memory clock signal to be interrupted and its method.
未使用のメモリクロック信号を遮断できるように制御するコンピューターシステム及びその方法を提供する。 - 特許庁 - SYSTEM AND METHOD FOR ADJUSTING PHASE ANGLE OF DATA CLOCK SIGNAL REPRODUCED FROM RECEIVED DATA SIGNAL
受信デ—タ信号から再生したデ—タ・クロック信号の位相角を調整するためのシステムおよび方法 - 特許庁 - SEMICONDUCTOR INTEGRATED DEVICE AND METHOD FOR SETTING AND LOCATING CLOCK DRIVER CIRCUIT TO BE USED THEREFOR
半導体集積装置および半導体集積装置に用いられるクロックドライバ回路の設定配置方法 - 特許庁 - METHOD AND DEVICE FOR COMPENSATING A FREQUENCY SHIFT OF AN ENCODER, AND CLOCK WITH COMPENSATED FREQUENCY SHIFT
エンコーダの周波数シフトの補償のための方法および装置ならびに周波数シフトが補償されたクロック - 特許庁 - AUTOMATION SYSTEM AND METHOD FOR CLOCK TIME, PROCESS AND/OR MACHINE OPTIMIZATION
クロックタイムの最適化、プロセスの最適化及び／又は機械の最適化のための自動化システム及びその方法 - 特許庁 - CLOCK SIGNAL CONTROL METHOD AND DEVICE FOR SYNCHRONOUS MEMORY, SYNCHRONOUS MEMORY CONTROLLER AND SYNCHRONOUS MEMORY
同期型メモリのクロック信号制御方法および装置、同期型メモリ制御装置並びに同期型メモリ - 特許庁 - WIRING PROCESSOR FOR CLOCK SUPPLY CIRCUIT, WIRING METHOD THEREOF AND RECORDING MEDIUM WITH THE SAME RECORDED THEREIN
クロック供給回路の配線処理装置とその配線方法及びこの方法を記録した記録媒体 - 特許庁 - SYSTEM AND METHOD FOR CORRECTING GAIN ERROR CAUSED BY TRANSITION DENSITY CHANGE IN CLOCK REPRODUCING SYSTEM
クロック再生システムにおける遷移密度変化に起因する利得誤差を補正するためのシステム及び方法 - 特許庁 - BIDIRECTIONAL ROTATION STEPPING MOTOR, ELECTRONIC CLOCK HAVING THE SAME, AND DRIVING METHOD FOR THE BIDIRECTIONAL ROTATING STEP MOTOR
正逆転ステップモータ、正逆転ステップモータを有する電子時計及び正逆転ステップモータの駆動方法 - 特許庁 - To provide a method in which an electronic clock having an altimeter mode automatically slips out of the mode.
高度計モードを有する電子時計が、前記モードから自動的に抜け出す方法を提供すること。 - 特許庁 - CIRCUIT AND METHOD FOR DETERMINING PHASE DIFFERENCE BETWEEN SAMPLE CLOCK AND SAMPLED SIGNAL BY LINEAR APPROXIMATION
直線近似によってサンプルクロックとサンプルした信号との間の位相差を決定する回路及び方法 - 特許庁 - METHOD AND DEVICE FOR DETERMINING CLOCK WAVEFORM DISTORTION IN TRANSMISSION EMULATION OR MEASUREMENT
伝送シミュレーション又は実測におけるクロック波形歪み判定方法及びクロック波形歪み判定装置 - 特許庁 - HIGH-SPEED MIXED ANALOG/DIGITAL PRML DATA DETECTION, CLOCK RECOVERY APPARATUS, AND METHOD FOR DATA STORAGE
データ格納のための高速混成アナログ／デジタルＰＲＭＬデータ検出及びクロック復元装置及び方法 - 特許庁 - To provide a superior method for performing clock synchronization between an automatic testing device and a device to be measured.
自動試験装置と被測定デバイスとの間におけるクロック同期のための優れた方法を提供する。 - 特許庁 - METHOD, CIRCUIT, AND SYSTEM FOR GENERATING DELAYED HIGH FREQUENCY CLOCK SIGNAL USED FOR SPREAD SPECTRUM CLOCKING
スプレッドスペクトラムクロッキングに使われる遅延された高周波クロック信号を発生させる方法、回路、及びシステム - 特許庁 - METHOD OF DESIGNING INTEGRATED CIRCUIT DEVICE, CLOCK TREE CONSTRUCTION TOOL, INTEGRATED CIRCUIT DEVICE, MICROCOMPUTER, AND ELECTRONIC EQUIPMENT
集積回路装置の設計方法、クロックツリー構築ツール、集積回路装置、マイクロコンピュータ及び電子機器 - 特許庁 - CHARGE PUMP, DYNAMIC REGULATOR, AND METHOD OF GENERATING CLOCK SIGNAL FOR USE IN CHARGE PUMP
チャージポンプ、ダイナミックレギュレータ、およびチャージポンプ装置で使用するためのクロック信号を発生するための方法 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
