「clock method」を含む例文一覧(2286)

＜前へ 1 2 .... 21 22 23 24 25 26 27 28 29 .... 45 46 次へ＞
  • SYNCHRONOUS MATCHING METHOD AND APPARATUS FOR RECORDING/REPRODUCING TYPE OPTICAL DISK, AND REFERENCE CLOCK GENERATING CIRCUIT
    記録再生型光ディスクの同期合わせ方法及び装置及び基準クロック生成回路 - 特許庁
  • METHOD AND APPARATUS FOR IMPLEMENTING SECURE CLOCK IN DEVICE HAVING NO INTERNAL POWER SOURCE
    内蔵電源が備えられていない機器におけるセキュアクロックの実現方法および装置 - 特許庁
  • METHOD AND SYSTEM FOR SYNCHRONIZING A PLURALITY OF EQUIPMENT HAVING INDEPENDENT CLOCK SOURCE, AND COMPUTER PROGRAM
    独立したクロック源を備えた複数の機器の同期方法、同期システム及びコンピュータプログラム - 特許庁
  • To provide a method and a device that use two different clock frequencies to encode video by using a digital encoder for television.
    テレビ用デジタル・エンコーダで２つの異なったクロックを用いる方法および装置。 - 特許庁
  • SERVO PATTERN INFORMATION WRITING DEVICE FOR MAGNETIC DISK UNIT, AND REFERENCE CLOCK PATTERN WRITING METHOD
    磁気ディスク装置のサーボパターン情報書き込み装置、および基準クロックパターン書き込み方法 - 特許庁
  • SYSTEM AND METHOD FOR MAINTAINING LOCK OF PHASE LOCK LOOP FEEDBACK DURING STOP OF CLOCK
    クロックの停止中に位相ロック・ループ・フィードバックのロックを維持するためのシステム及び方法 - 特許庁
  • CLOCK GENERATING CIRCUIT AND METHOD FOR CPU PERIPHERAL DEVICE
    ＣＰＵ周辺装置用クロック生成回路及びそのＣＰＵ周辺装置用クロック生成方法 - 特許庁
  • ADAPTIVE MEDIUM SPEED DRIVING UNIT, TIMING REFERENCE SERVO SYSTEM AND TRACKING CLOCK GENERATING METHOD
    適応媒体速度駆動ユニット、タイミング基準サ—ボシステムおよび追尾クロック発生方法 - 特許庁
  • PRINTED WIRING BOARD FOR TIME CLOCK IC AND MANUFACTURING METHOD THEREOF
    時計ＩＣ用印刷配線基板及び時計ＩＣ用印刷配線基板の製造方法 - 特許庁
  • CLOCK REGENERATION METHOD FOR LOW-ORDER GROUP SIGNAL IN PULSE STUFFING SYNCHRONIZATION SYSTEM AND CIRCUIT THEREFOR
    パルススタッフ同期方式における低次群信号のクロック再生方法および回路 - 特許庁
  • SYSTEM AND METHOD OF REMOVING SKEW OF SYNCHRONIZING CLOCK IN VERY LARGE SCALE INTEGRATED CIRCUIT
    超大規模集積回路における同期クロックのスキューを除去するシステム及び方法 - 特許庁
  • METHOD AND CIRCUIT FOR CONTROLLING CLOCK, AND IC CARD READER AND/OR WRITER
    クロック制御方法及びクロック制御回路並びにＩＣカードリード及び／又はライト装置 - 特許庁
  • To improve the design efficiency of a semiconductor integrated circuit using a clock gating method.
    クロックゲーティング手法を用いた半導体集積回路の設計効率を向上させること。 - 特許庁
  • DRIVING METHOD OF ELECTROPHORESIS DISPLAY DEVICE, ELECTROPHORESIS DISPLAY DEVICE, ELECTRONIC APPARATUS AND ELECTRONIC CLOCK
    電気泳動表示装置の駆動方法、電気泳動表示装置、電子機器及び電子時計 - 特許庁
  • SURFACE MOUNT PIEZOELECTRIC RESONATOR AND MANUFACTURING METHOD THEREOF, OSCILLATOR, ELECTRONIC EQUIPMENT, AND WAVE CLOCK
    表面実装型圧電振動子とその製造方法、発振器、電子機器及び電波時計 - 特許庁
  • CIRCUIT FOR GENERATING SYSTEM CLOCK SIGNAL AND METHOD FOR PREVENTING SYSTEM MALFUNCTION IN SEMICONDUCTOR MEMORY DEVICE
    半導体メモリ装置のシステムクロック信号発生回路及びシステム誤動作防止方法 - 特許庁
  • To provide circuit and a method for programmable integer clock division with 50% duty cycle.
    ５０％デューティ・サイクルを有するプログラマブル整数クロック分割の回路および方法。 - 特許庁
  • METHOD AND SYSTEM FOR DETECTING DATA SPEED FOR MULTI- SPEED EMBEDDED CLOCK SERIES RECEIVER
    マルチスピード組み込み式クロックシリアル受信機のためのデータ速度検出の方法およびシステム - 特許庁
  • CLOCK DISTRIBUTION CIRCUIT, FORMING METHOD THEREOF, SEMICONDUCTOR INTEGRATED CIRCUIT, AND PROGRAM THEREOF
    クロック分配回路、半導体集積回路、クロック分配回路の形成方法及びそのプログラム - 特許庁
  • SYNCHRONIZATION METHOD OF CLOCK INFORMATION IN DUPLEX DEVICE, DUPLEX DEVICE AND SYNCHRONIZATION PROGRAM
    二重化装置における時計情報の同期化方法，二重化装置および同期化プログラム - 特許庁
  • CLOCK ASYNCHRONOUS SWITCHING DEVICE, CIRCUIT AND METHOD FOR CANCELING NOISE, AND PROGRAM
    クロック非同期切替装置およびノイズキャンセル回路ならびにノイズキャンセル方法およびプログラム - 特許庁
  • PIEZOELECTRIC ACTUATOR, ITS MANUFACTURING METHOD, AND APPARATUS, CLOCK, OR LIQUID DISCHARGER EQUIPPED THEREWITH
    圧電アクチュエータ、その製造方法、圧電アクチュエータを備えた機器、時計および液体吐出装置 - 特許庁
  • FREQUENCY CONTROL DEVICE, FREQUENCY CONTROL METHOD, CLOCK GENERATION CIRCUIT, ELECTRONIC APPARATUS AND PROGRAM
    周波数制御装置、周波数制御方法、クロック生成回路、電子機器、及び、プログラム - 特許庁
  • METHOD AND EQUIPMENT FOR RECOVERING SIGN CLOCK FROM SIGNAL HAVING WIDE FREQUENCY POSSIBILITY
    広い周波数可能性を有する信号から符号クロックを回復する方法および装置 - 特許庁
  • SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, CLOCK PULSE OPTIMIZING METHOD FOR THE SAME DEVICE, AND PROGRAM THEREOF
    半導体集積回路装置、同装置用クロックパルス最適化方法、及びそのプログラム - 特許庁
  • CHOPPER CIRCUIT, METHOD FOR CONTROLLING CHOPPER CIRCUIT, CHOPPER CHARGING CIRCUIT, ELECTRONIC EQUIPMENT AND CLOCK DEVICE
    チョッパ回路、チョッパ回路の制御方法、チョッパ式充電回路、電子機器及び計時装置 - 特許庁
  • CLOCK ACCURACY COMPENSATING CIRCUIT FOR CDM DEMODULATOR, COMPENSATING METHOD, AND CDM DEMODULATOR
    ＣＤＭ復調器のクロック精度補償回路とその補償方法及びＣＤＭ復調器 - 特許庁
  • METHOD FOR MANUFACTURING CLOCK PARTS MADE FROM SAPPHIRE OR OTHER CRYSTALLINE MATERIAL
    サファイアまたはその他の結晶質材料製の時計部品を製造するための方法 - 特許庁
  • INTEGRATED CIRCUIT, CLOCK SIGNAL FREQUENCY CONTROL CIRCUIT AND METHOD FOR DESIGNING INTEGRATED CIRCUIT
    集積回路及びクロック信号周波数制御回路並びに集積回路の設計方法 - 特許庁
  • PRODUCTION METHOD OF PIEZOELECTRIC VIBRATING DEVICE, PIEZOELECTRIC VIBRATING DEVICE, CERAMIC PACKAGE AND REAL TIME CLOCK
    圧電振動デバイスの製造方法、圧電振動デバイスおよびセラミックパッケージ、並びにリアルタイムクロック - 特許庁
  • NYQUIST POINT DETECTING DEVICE, SYMBOL CLOCK REPRODUCING DEVICE, DIGITAL RADIO DEVICE, CONTROL METHOD AND PROGRAM
    ナイキスト点検出装置、シンボルクロック再生装置、デジタル無線機、制御方法及びプログラム - 特許庁
  • METHOD OF MANUFACTURING PIEZOELECTRIC VIBRATOR AND PIEZOELECTRIC VIBRATOR, OSCILLATOR, ELECTRONIC EQUIPMENT, AND RADIO WAVE CLOCK
    圧電振動子の製造方法及び圧電振動子、発振器、電子機器並びに電波時計 - 特許庁
  • CLOCK GENERATION CIRCUIT FOR SEMICONDUCTOR TEST, SEMICONDUCTOR DEVICE, AND TEST METHOD OF SEMICONDUCTOR DEVICE
    半導体試験用クロック生成回路、半導体装置および半導体装置の試験方法 - 特許庁
  • SYSTEM ARCHITECTURE AND METHOD FOR SYNCHRONIZATION OF REAL-TIME CLOCK IN DOCUMENT PROCESSING SYSTEM
    文書処理システム内のリアルタイムクロックを同期させるシステムアーキテクチャおよび同期方法 - 特許庁
  • To provide a method for achieving an adaptive equalizing process under a non-synchronous clock.
    非同期クロックの下に、適応的等化処理を達成するための方法を提供する。 - 特許庁
  • METHOD FOR GENERATING CLOCK SIGNAL FOR INCOMING CHANNEL OF TWO-WAY POINT-TO-MULTIPOINT NETWORK
    双方向ポイントツーマルチポイントネットワークの上りチャンネル用のクロック信号を生成する方法 - 特許庁
  • To provide a method of calibrating a module which is operated based on a module clock signal.
    モジュールクロック信号に基づいて動作するモジュールを較正する方法を提供する。 - 特許庁
  • ELECTRONIC DEVICE AND ELECTRONICALLY CONTROLLED MECHANICAL CLOCK, AND METHOD AND PROGRAM FOR CONTROLLING ELECTRONIC DEVICE
    電子機器、電子制御式機械時計、電子機器の制御方法、電子機器の制御プログラム - 特許庁
  • METHOD OF GENERATING CLOCK PULSE DELAYS OF IC TESTER AND CIRCUIT FOR EXECUTING THE SAME
    ＩＣ試験装置のクロックパルス遅延発生方法およびこの方法を実施する回路 - 特許庁
  • METHOD AND DEVICE FOR EXECUTING TWO-LAYER THREAD STATE MULTI-THREADED SUPPORT BY HIGH CLOCK RATE
    高クロック・レートによる二層スレッド状態マルチスレッド化サポートを実施する方法および装置 - 特許庁
  • To provide a delay synchronous circuit that utilizes an oscillator and a counter, and a clock synchronizing method.
    オシレータとカウンタとを利用した遅延同期回路及びクロック同期方法を提供する。 - 特許庁
  • See adjtime (3) for a more portable, but less flexible, method of adjusting the system clock.
    システムクロックを調整する方法で、移植性があるが自由度は劣る方法についてはadjtime (3) - JM
  • To provide a frequency multiplier and multiplication method with which a duty cycle of a clock can be adjusted.
    クロックのデューティサイクルを調整できる周波数逓倍器及び逓倍方法を提供する。 - 特許庁
  • To provide a synchronization method of easily synchronizing the operation clock of a radio base station with an Internet communication method.
    インターネット通信方式搭載の無線基地局の動作クロックを容易に同期させる同期方法を提供する。 - 特許庁
  • CLOCK RECOVERY DEVICE FOR DIGITAL BROADCAST SYSTEM, ITS METHOD, DIGITAL BROADCAST TRANSMITTER AND TRANSMISSION METHOD
    ディジタル放送システムのクロック再生装置およびその方法およびディジタル放送用送信装置および送信方法 - 特許庁
  • SYSTEM AND METHOD FOR MAC LAYER CLOCK DRIFT COMPENSATION, BEACON TRANSMISSION METHOD, PROGRAM, AND WIRELESS COMMUNICATION TERMINAL
    ＭＡＣ層クロックドリフト補償のためのシステムおよび方法、ビーコン送信方法、プログラム、および無線通信端末 - 特許庁
  • APPARATUS WITH CLOCK GENERATION FUNCTION, METHOD FOR SETTING REFERENCE FREQUENCY OR THE LIKE, AND METHOD FOR ADJUSTING REFERENCE FREQUENCY OR THE LIKE
    クロック発生機能付き装置、基準周波数等設定方法、および基準周波数等調整方法 - 特許庁
  • A system and a method for closed loop clock correction includes steps of: adjusting two or more input signals having at least one in-phase clock and one quadrature clock; and applying adjusted quadrature clock signals to a device capable of generating a 4-quadrant interpolated output clock phase.
    閉ループ・クロック訂正システムおよび方法は、少なくとも１つの同位相クロックおよび少なくとも１つの直交位相クロックを含む２つ以上の入力信号を調整するステップと、調整された直交位相クロック信号を、４象限補間出力クロック位相を生成可能なデバイスに印加するステップとを含む。 - 特許庁
  • A design method includes: (A) a step of calculating slack in the data path while reflecting delay variation of the clock signal in the clock distribution path caused by production variation; and (B) a step of changing positions of the clock branch point, the first clock terminal and second clock terminal so as to increase the calculated slack.
    本発明に係る設計方法は、（Ａ）製造ばらつきに起因するクロック分配経路におけるクロック信号の遅延変動を反映させながら、データ経路のスラックを算出するステップと、（Ｂ）算出されるスラックが増加するように、クロック分岐点、第１クロック端子及び第２クロック端子の位置を変更するステップ、とを含む。 - 特許庁
  • As for a supplying method for a clock signal to each of the flip-flops, a plurality of methods in which adjustment ranges of clock timing time are different are combined to be used.
    各フリップフロップへのクロック信号の供給方法としては、クロックタイミング時刻の調整範囲が異なる複数の方法を組み合わせて用いる。 - 特許庁
＜前へ 1 2 .... 21 22 23 24 25 26 27 28 29 .... 45 46 次へ＞

例文データの著作権について