「clock method」を含む例文一覧(2286)
＜前へ 1 2 .... 20 21 22 23 24 25 26 27 28 .... 45 46 次へ＞- SEMICONDUCTOR INTEGRATED CIRCUIT DEVICE, AND CLOCK CONTROL METHOD THEREFOR
半導体集積回路装置および半導体集積回路装置のクロック制御方法 - 特許庁 - CLOCK FREQUENCY BIASING DEVICE AND METHOD THEREOF, AND RADIO COMMUNICATION EQUIPMENT IN WHICH SAME IS INCORPORATED
クロック周波数偏倚装置とその方法およびそれを組み込んだ無線通信機 - 特許庁 - ELECTROPHORETIC DISPLAY DEVICE, ELECTRONIC APPARATUS, ELECTRONIC CLOCK AND DRIVING METHOD OF ELECTROPHORETIC DISPLAY DEVICE
電気泳動表示装置、電子機器、電子時計、電気泳動表示装置の駆動方法 - 特許庁 - METHOD FOR PROCESSING OPERATION CLOCK AND BUS SIGNAL OF CPU INCORPORATED IN PROGRAMMABLE CONTROLLER
プログラマブルコントローラに内蔵するＣＰＵの動作クロックおよびバス信号の処理方法 - 特許庁 - CLOCK RECOVERY APPARATUS AND METHOD FOR ADJUSTING PHASE OFFSET BY DATA FREQUENCY
データ周波数によって位相オフセットを調節するクロック復元装置及び方法 - 特許庁 - MANUFACTURING METHOD OF PIEZOELECTRIC VIBRATION PIECE, PIEZOELECTRIC VIBRATOR, OSCILLATOR, ELECTRONIC EQUIPMENT, AND RADIO-CONTROLLED CLOCK
圧電振動片の製造方法、圧電振動子、発振器、電子機器および電波時計 - 特許庁 - METHOD OF MANUFACTURING SEALED CASE, PIEZOELECTRIC VIBRATOR, OSCILLATOR, ELECTRONIC EQUIPMENT, AND RADIO CLOCK
封止缶の製造方法及び圧電振動子、発振器、電子機器、並びに電波時計 - 特許庁 - CLOCK DISTRIBUTION CIRCUIT, DESIGN METHOD OF THE SAME AND SEMICONDUCTOR INTEGRATED CIRCUIT
クロック分配回路、クロック分配回路の設計方法及び半導体集積回路 - 特許庁 - CIRCUIT AND METHOD FOR DETERMINING PHASE DIFFERENCE BETWEEN SAMPLE CLOCK AND SAMPLED SIGNAL
サンプルクロックとサンプルした信号との間の位相差を決定する回路及び方法 - 特許庁 - SEMICONDUCTOR DEVICE AND METHOD FOR CONTROLLING SOURCE VOLTAGE/CLOCK FREQUENCY THEREOF
半導体装置および半導体装置の電源電圧／クロック周波数制御方法 - 特許庁 - CLOCK DUTY REGULATION CIRCUIT, DELAY FIXED LOOP CIRCUIT USING IT, AND ITS METHOD
クロックのデューティ調整回路、これを用いた遅延固定ループ回路及びその方法 - 特許庁 - METHOD FOR DESIGNING INTEGRATED CIRCUIT DEVICE, CLOCK TREE CONSTRUCTION TOOL AND INTEGRATED CIRCUIT DEVICE
集積回路装置の設計方法、クロックツリー構築ツール及び集積回路装置 - 特許庁 - DEVICE AND ITS METHOD FOR SWITCHING AMONG VARIOUS CLOCK SOURCES IN DATA PROCESSING SYSTEM
データ処理システム内の種々のクロック源間を切り替える装置およびその方法 - 特許庁 - PIEZOELECTRIC VIBRATOR, OSCILLATOR, ELECTRONIC EQUIPMENT, WAVE CLOCK AND METHOD FOR MANUFACTURING PIEZOELECTRIC VIBRATOR
圧電振動子、発振器、電子機器、電波時計および圧電振動子の製造方法 - 特許庁 - CLOCK SIGNAL SUPPLY PATH OF SEMICONDUCTOR INTEGRATED CIRCUIT AND ITS WIRE ARRANGING METHOD
半導体集積回路のクロック信号供給経路及びその配線配置方法 - 特許庁 - METHOD FOR MANUFACTURING PIEZOELECTRIC VIBRATING PIECE, PIEZOELECTRIC VIBRATOR, OSCILLATOR, ELECTRONIC APPARATUS, AND ELECTRIC WAVE CLOCK
圧電振動片の製造方法、圧電振動子、発振器、電子機器、および電波時計 - 特許庁 - EXTENDED-DSL SYSTEM, MODULATOR/DEMODULATOR AND REFERENCE CLOCK TRANSMISSION METHOD USED THEREIN
ｘＤＳＬシステム、変復調装置及びそれらに用いる基準クロック伝送方法 - 特許庁 - To provide a clock transmission method for flexibly constructing a multi-ring network.
マルチリングネットワークを柔軟に構築するためのクロック伝送方法を提供すること。 - 特許庁 - To provide a display device which has a variable clock rate and its operating method.
可変クロック速度を有するディスプレイ装置およびその動作方法を提供する。 - 特許庁 - CIRCUIT AND METHOD OF DETECTING PROGRAM CLOCK REFERENCE, AND MULTIMEDIA RECEIVING TERMINAL DEVICE
ＰＣＲ検出回路及びＰＣＲ検出方法とマルチメディア受信端末装置 - 特許庁 - IMAGE FORMING APPARATUS, METHOD OF CORRECTING CLOCK OF IMAGE FORMING APPARATUS, PROGRAM, AND RECORDING MEDIUM
画像形成装置、画像形成装置の時計補正方法、プログラム及び記録媒体 - 特許庁 - Said method comprises following steps for: generating centrally a reference clock (RCLK); synthesizing said digital clocks (PCLK) from said reference clock (RCLK) using a clock multiplier, respectively; resetting said clock multiplier in response to said synchronizing signal (SYNC); and masking an output signal (VCLK) of said clock multiplier during setting time of said clock multiplier.
方法は、基準クロック（ＲＣＬＫ）を中央で生成するステップと、基準クロック（ＲＣＬＫ）からデジタルクロック（ＰＣＬＫ）を、クロック乗算手段を用いて合成するステップと、クロック乗算手段を同期信号（ＳＹＮＣ）に応答してリセットするステップと、クロック乗算手段の出力信号（ＶＣＬＫ）をクロック乗算手段の整定時間中、マスキングするステップと、を含む。 - 特許庁 - WAFER POLISHING METHOD, PIEZOELECTRIC VIBRATION PIECE MANUFACTURING METHOD, PACKAGE MANUFACTURING METHOD, PIEZOELECTRIC VIBRATOR, OSCILLATOR, ELECTRONIC APPARATUS AND ATOMIC CLOCK
ウエハの研磨方法、圧電振動片の製造方法、パッケージの製造方法、圧電振動子、発振器、電子機器および電波時計 - 特許庁 - To provide a clock generating method and a clock generating apparatus that enables the generation of a clock for properly synchronizing to a various synchronous idles including jitters even when there are variations in manufacturing a voltage controlled oscillator which becomes a clock generation source.
クロック生成源となる電圧制御発振器に製造ばらつきがあるような場合であれ、ジッターを含む各種周期信号に的確に同期するクロックを生成することのできるクロック生成方法及びクロック生成装置を提供する。 - 特許庁 - To reduce peak values of spectrum at a reference frequency of a clock signal and the respective harmonic frequencies of it without extending a frequency modulation range to the clock signal in a clock signal generating method and its device to generate the clock signal.
クロック信号を発生するクロック信号発生方法及び装置において、クロック信号に対する周波数変調範囲を大きくすることなく、クロック信号の基本周波数及びその各高調波周波数でのスペクトルのピーク値を低減すること。 - 特許庁 - In one method, a delay circuit delays the input clock signal by a delay time corresponding to the number of required clocks to generate a delayed clock signal, and the input clock signal and the delayed clock signal are outputted to increase the number of clocks.
１つの方法では、遅延回路により、必要なクロック数に対応する遅延時間分入力クロック信号を遅延させて遅延クロック信号を生成し、入力クロック信号及び遅延クロック信号を出力することにより、クロック数を増加させる。 - 特許庁 - To provide a method of synchronizing a clock, by which the phase of the clock can be adjusted so as to have a fixed relationship to a reference clock for a small delay time, a clock synchronous circuit and a semiconductor device using the circuit.
小さな遅延時間で基準クロックに対して所定の関係を有するようにクロックの位相を調整することが可能なクロック同期方法及びクロック同期回路並びにその回路を用いた半導体装置を提供することを目的とする。 - 特許庁 - A method and an apparatus for distributing a clock signal to a digital circuit include: a step of generating a clock signal; and a step of delaying, advancing or leaving the phase of the clock signal according to a control signal to generate an output clock signal.
クロック信号をデジタル回路に分配する方法、装置は、クロック信号を生成するステップと、制御信号に応じて、クロック信号の位相を遅延され、進められ、あるいはそのままとして、出力クロック信号を生成するステップと、を備える。 - 特許庁 - To provide a method for regulating clock of an optical disk device which is capable of normally detecting the clock even when there is a disk defect in accessing.
アクセス時やディスク欠陥がある場合にも正常にクロック検出を行い得る光ディスク装置のクロック調整方法を提供する。 - 特許庁 - To provide a method capable of writing initial clock patterns to a blank disk based on a write clock signal synchronized with rotation of a spindle motor with high accuracy.
スピンドルモータの回転に高精度に同期したライトクロック信号に基づいてブランクディスクに初期クロックパターンを書き込むことができるようにする。 - 特許庁 - The method detects when a first transition of the first clock signal is substantially aligned with a corresponding second transition of the second clock signal.
この方法は、第１クロック信号の第１遷移部が、第２クロック信号の対応する第２遷移部と実質的に合っているときを検出する。 - 特許庁 - In another method, as many additional clock pulse generator sections as the number of steps corresponding to the required number of clocks are provided to generate the additional clock pulses.
他の方法では、必要なクロック数に応じた段数だけ追加クロックパルス生成部を設けることにより、追加のクロックパルスを生成する。 - 特許庁 - CLOCK SIGNAL ADJUSTING CIRCUIT, INTEGRATED CIRCUIT, METHOD FOR CONTROLLING CLOCK SIGNAL ADJUSTING CIRCUIT, CHANNEL ADAPTER DEVICE, DISK ADAPTER DEVICE, AND STORAGE DEVICE CONTROLLER
クロック信号調整回路、集積回路、クロック信号調整回路の制御方法、チャネルアダプタ装置、ディスクアダプタ装置、及び記憶デバイス制御装置 - 特許庁 - METHOD FOR REDUCING ELECTROMAGNETIC INTERFERENCE AND CLOCK MANAGEMENT CIRCUIT (COHERENT FREQUENCY CLOCK GENERATION AND SPECTRUM MANAGEMENT WITH NON-COHERENT PHASE)
電磁干渉を減少させる方法及びクロック管理回路、（コヒーレントな周波数クロックの生成及びノンコヒーレントな位相を用いるスペクトル管理） - 特許庁 - To provide a frequency correction method for a reference clock, capable of suppressing increase of cost, and generating the reference clock of always stabilized frequency.
コストアップを抑制し、常に安定した周波数の基準クロックを生成することができる基準クロックの周波数補正方法を提供する。 - 特許庁 - To provide a system and an apparatus for synchronization between heterogeneous periodic clock domains capable of preventing performance degradation due to a latency increase in multi-clock domain environments, a circuit for detecting synchronization failure, and a method of receiving data.
異種周期クロックドメイン間の同期化システム、同期化装置、同期化失敗検出回路及びデータ受信方法を提供する。 - 特許庁 - To provide a method and device that synchronizes the frequency of the reference clock of a remote transmitter and the frequency of a receiver clock under TCM-ISDN leakage.
ＴＣＭ−ＩＳＤＮ漏話のもとで遠隔送信機の基準クロックと受信機クロックの周波数を同期化する方法および装置。 - 特許庁 - To provide a digital clock and a voltage control method for the digital clock to switch the operation mode of a microcomputer according to a change of applied voltage.
印加電圧の変化に従って、マイクロコンピュータの動作モードを切り替えるデジタル時計およびデジタル時計の電圧制御方法を提供する。 - 特許庁 - To provide a method for driving a logic circuit by means of a PLL configured to hold the frequency of an output clock even when an input clock stops.
入力クロックが停止しても出力クロックの周波数を保持するＰＬＬを用いて、ロジック回路を駆動する方法を提供する。 - 特許庁 - The clock generation control part 10 changes the control method (start and stop) of the clock to the clock generating part 11 based on a time when the decoding processing to be performed by the arithmetic part 12 ends.
クロック生成制御部１０は演算部１２で行う復号化処理が終了した時刻に基づいて、クロック生成部１１に対するクロックの制御方法（起動及び停止）を変化させる。 - 特許庁 - To provide a clock adjusting apparatus and a clock adjusting method of a high-speed serial bus which determines the best clocking point during an operation without stopping the operation and also obtains a clock margin.
動作中における最良のクロックポイントを動作を停止させずに決めることができ、しかもクロックマージンを把握可能な高速シリアルバスのクロック調整装置およびクロック調整方法を提供する。 - 特許庁 - To provide a clock control system and clock control method capable of reducing the power consumption of electronic equipment by operating a CPU at an optimum clock frequency even in the ON of the power supply of the electronic equipment.
電子機器の電源がオンであっても、ＣＰＵを最適なクロック周波数で稼動させることで、電子機器の消費電力を低減できるクロック制御装置、及びクロック制御方法を提供する。 - 特許庁 - To provide a method for carrying out cutting by generating a cutting signal with a channel clock (a clock pulse) based on a highly stabilized clock, and to provide an optical cutting apparatus for the same.
高度に安定化されたクロックに基づくチャンネルクロック（クロックパルス）でカッティング信号を発生させ、カッティング処理を行う方法及び上記方法を行う光学的カッティング装置を提供すること。 - 特許庁 - DATA PROCESSOR WITH COMMUNICATION FUNCTION AND ITS CLOCK CONTROL METHOD
通信機能付きデータ処理装置、および、通信機能付きデータ処理装置のクロック制御方法 - 特許庁 - AUTOMATIC FREQUENCY CONTROL METHOD AND APPARATUS FOR REFERENCE CLOCK GENERATOR
基準クロック発生装置の周波数自動調整方法及び周波数自動調整装置 - 特許庁 - REPRODUCING DEVICE AND METHOD, CLOCK GENERATING DEVICE AND COMPUTER READABLE STORAGE MEDIUM
再生装置、再生方法、クロック発生装置及びコンピュータ読み取り可能な記憶媒体 - 特許庁 - MANUFACTURE OF CLOCK DISPLAY ELEMENT AND DISPLAY ELEMENT MANUFACTURED IN THIS METHOD
時計の表示要素の製造方法および当該方法により製造された表示要素 - 特許庁 - METHOD FOR MANUFACTURING BALANCE-HAIRSPRING ASSEMBLY OF CLOCK WITH MICRO-MACHINABLE MATERIAL OR SILICON
時計テンプ・ゼンマイ組立体を微細機械加工可能材料又はシリコンで製造する方法 - 特許庁 - SPREAD SPECTRUM CLOCK GENERATION CIRCUIT AND METHOD OF CONTROLLING SAME
スペクトラム拡散クロック発生回路およびスペクトラム拡散クロック発生回路の制御方法 - 特許庁 - To provide an electronic clock for displaying accurate time, and to provide a time-correcting method.
正確な時刻を表示可能な電子時計、および時刻修正方法を提供する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
