「connected node」を含む例文一覧(1658)
＜前へ 1 2 .... 21 22 23 24 25 26 27 28 29 .... 33 34 次へ＞- Then, the respective drains of the transistors Q1-Q3 are connected in common with each other, to connect the common connective portion with an output node 3 of a transconductance amplifier 1 via a transistor Q11.
そして、トランジスタＱ１〜Ｑ３の各ドレインが共通接続され、その共通接続部がトランジスタＱ１１を経てトランスコンダクタンス増幅器１の出力ノード３に接続されている。 - 特許庁 - To provide a system and a device for monitoring a communication bus load, capable of reducing a processing load required for calculating a bus load in each node connected to a CAN bus.
ＣＡＮバスに接続された各ノードにおいて、バス負荷算出のために要する処理負荷を低減させることができる通信バス負荷監視システムおよび通信負荷監視装置を提供する。 - 特許庁 - Then, one node to execute failure recovery processing is connected to the auxiliary history storage device 132 associated with the respective nodes 110 and executes failure recovery processing with reference to the access history.
次に、障害回復処理を実行する一のノードは、各ノード１１０に対応づけられた副履歴記憶装置１３２と接続し、アクセス履歴を参照して障害回復処理を実行する。 - 特許庁 - An input side of a first inverter 1 for outputting a reset signal RES is connected with a latch circuit 2 to control an output in response to voltage of an output node A of the latch circuit 2.
リセット信号ＲＥＳを出力する第１のインバータ１の入力側とラッチ回路２を接続し、ラッチ回路２の出力ノードＡの電圧に応じて出力を制御する。 - 特許庁 - In a TEG region, a conducting layer 10 for the storage node is electrically connected with an aluminum wiring layer 15 via an impurity region 2a positioned in the lower layer of the conducting layer (10).
ＴＥＧ領域において、ストレージノード用導電層１０は、その下層に位置する不純物領域２ａを介してアルミニウム配線層１５に電気的に接続されている。 - 特許庁 - A NAND(negative AND) type EEPROM(electrically erasable and progammable ROM) having bit line separation structure comprises PMOS pull-up transistors and NMOS pull-down transistors connected in series between a virtual power source node and ground.
ビットライン隔離構造を有するＮＡＮＤ型ＥＥＰＲＯＭは仮想電源ノードと接地との間に直列に連結されたＰＭＯＳプルアップトランジスタとＮＭＯＳプルダウントランジスタとを含む。 - 特許庁 - Then, the driving projecting portion 3 extends from one side of the diaphragm 2, e.g., from one side in parallel with node lines of streak-mode vibration and includes a driving point 30, to which the vibration source 1 is connected.
そして、駆動凸部３は、振動板２の一辺、例えば縞モード振動の節線と平行な一辺から延在するものであり、振動源１が接続される駆動点３０を有する。 - 特許庁 - NMOSes 24 and 23 connected in series to the node N20 and a ground potential GND, and a bias voltage VB is supplied to the gate of the NMOS 23 from a bias voltage generation part 10.
ノードＮ２０と接地電位ＧＮＤにはＮＭＯＳ２４，２３が直列に接続され、ＮＭＯＳ２３のゲートにバイアス電圧生成部１０からバイアス電圧ＶＢが与えられる。 - 特許庁 - The constitution or failure information of a network to be monitored is collected from a device 11 to be monitored such as a network node to a control server device 10 connected to the network to be monitored.
被監視ネットワークのネットワークノードなどの監視対象装置１１からネットワークの構成や障害情報などを被監視ネットワークに接続された管理サーバ装置１０に収集する。 - 特許庁 - The five-node link mechanisms 23 are installed facing each other at the right and left positions across a press line L, and both ends of a cross bar 11 having a work holder 12 are connected to the right and left tip rotary shafts 30.
プレスラインＬを挟む左右位置に５節リンク機構２３を対向するよう設置し、左右の先端回転軸３０にワーク保持具１２付きクロスバー１１の両端部を連結する。 - 特許庁 - A volatile RAM 2 is a volatile memory of low electric power consumption which has a memory cell of a high software error resistance connected with a capacitor to an internal memory node and does not require a refresh operation.
揮発性ＲＡＭ２は、内部の記憶ノードにキャパシタが接続されたソフトエラー耐性の高いメモリセルを備え、かつ、リフレッシュ動作が不要な低消費電力の揮発性メモリである。 - 特許庁 - A node b between the anode of the diode 81 and the auxiliary capacity electrode driving signal line CsL is connected to the auxiliary capacity electrode driving circuit 700 through a capacitor 85.
また、コンデンサ８５を介して、ダイオード８１のアノードと補助容量電極駆動信号線ＣｓＬとの接続点ｂと補助容量電極駆動回路７００とを接続する。 - 特許庁 - When the other ports receive optical signals at the same time, the jamming signal is selected and transmitted and each node connected to the ports receives a notice of the occurrence of collision.
複数の他ポートが同時に光信号を受信した場合には、ジャミング信号が選択されて送信され、そのポートに接続された各ノードに対して、衝突発生が通知される。 - 特許庁 - To provide a network controller in vehicle in which power consumption is reduced greatly by performing appropriate control of a node connected with the network in a vehicle.
車両内ネットワークに接続されたノードに対して、適切な制御を行うことにより、その消費電力を大きく低減できる車両内ネットワーク制御装置を提供すること。 - 特許庁 - The hub listens to several identification forms with respect to the forms of services to be provided such as the isochronous or non-isochronous data exchange technology, token ring and other LAN services from the connected node.
ハブは接続されたノードから、等時性又は非等時性、データ交換技術、トークンリングその他のLANサービス等の提供するサービスの形式について幾つかの識別形式を聴取する。 - 特許庁 - Each of those program units is provided with a fuse element connected between the internal nodes Nd and Ns, and the corresponding input node to be selectively cut according to the program information.
各プログラムユニットは、内部ノードＮｄおよびＮｓと対応する入力ノードとの間にそれぞれ接続されて、プログラム情報に応じて選択的に切断されるヒューズ素子を有する。 - 特許庁 - An apparatus (node) connected to a subnet determines whether both subnet IDs in a transmission source address and a reception destination address in a received packet do not coincide with its own subnet ID (S31).
サブネットに接続された機器（ノード）は、受信パケット内の送信元アドレスおよび受信先アドレス内のいずれのサブネットＩＤも自身のものと一致しないかどうかを判断する（Ｓ３１）。 - 特許庁 - This device for designing a connectionless communication network is provided with a central processing unit 100 and plural line-connected node router devices 200.
コネクションレス型通信網の設計装置は中央処理装置１００と回線接続された複数のノードのルータ装置２００を備え、コネクションレス型通信網を設計するための装置である。 - 特許庁 - Mobile IP defines two modules, a home agent and foreign agent which will ensure that mobile node can still remain connected to the network without a change in its IP address.
モバイルIPはホームエージェントとフォーリンエージェントという二つのモジュールを定義し、これらが移動ノードがそのIPアドレスを変えることなくネットワークに接続し続けられことを確保するのである。 - コンピューター用語辞典 - The variable capacitance circuit 30 is connected with the first node N1, and the capacitance of which is set to vary according to the operational state of either the receiving circuit 10 and/or the transmission circuit 20.
可変容量回路３０は、第１のノードＮ１に接続され、受信回路１０及び送信回路２０の少なくとも一方の動作状態に応じて容量値が可変に設定される。 - 特許庁 - An ultrasonic horn body 11 has the support 16 connected via a coupling 17 with a pair of protrusions 14 provided symmetrically with respect to the center axis of the horn body at a node of a longitudinal wave.
超音波ホーン本体１１は縦波の節にてホーン本体中心軸に対し対称に配置された突起１４の対と連結部１７により接続された支持部１６を持つ。 - 特許庁 - A LONWORKS gateway (network node) 30 is connected to the shared network which shares a transmission medium 10, and is provided with a storage part 30b, a discrimination part 30c and a data sending part 30d.
LONWORKSゲートウェイ（ネットワークノード）３０は、伝送媒体１０を共有する共有型ネットワークに接続されており、記憶部３０ｂと、判断部３０ｃと、データ送出部３０ｄとを備えている。 - 特許庁 - The upper node 400 further generates proximity MR list information on the basis of communication quality information from each MR200, and transmits the proximity MR list information to UE 100 connected to the MR 200.
更に、上位ノード４００は、各ＭＲ２００からの通信品質情報に基づいて、近接ＭＲリスト情報を生成し、１のＭＲ２００に接続しているＵＥ１００へ送信する。 - 特許庁 - On the other hand, the DTV stores a node ID of an input device connected to an analog I/F in one-to-one cross-reference in a step S11, and informs the IRD about the serial bus plug value in a step S12.
一方、DTVは、ステップＳ１１において、アナログI/Fに接続されている入力機器のノードＩＤを１対１に対応付けて記憶し、ステップＳ１２において、シリアルバスプラグ値をIRDに通知する。 - 特許庁 - The semiconductor device includes: a measurement target element circuit comprising a plurality of measurement target unit elements 101 connected in series; a plurality of selecting elements 104 connected to nodes between adjacent measurement target unit elements respectively; and a node information transmission circuit 107 connected to the plurality of selecting elements 104.
半導体装置は、直列に接続された複数の被測定単位素子１０１からなる被測定素子回路と、隣り合う被測定単位素子１０１間の各ノードにそれぞれ接続された複数の選択素子１０４と、複数の選択素子１０４と接続されるノード情報伝達回路１０７とを備えている。 - 特許庁 - A common bias part 11 is composed of a serial circuit wherein an incorporated resistor R1 and an external resistor Rext are serially connected, and an operational amplifier OP 1 wherein a reference voltage Vref is inputted to a first input terminal, a second input terminal is connected to a node Vr1, and an output terminal is connected to the serial circuit.
共通バイアス部１１は、内蔵抵抗Ｒ１と外部抵抗Ｒｅｘｔが直列接続される直列回路と、第１入力端子に基準電圧Ｖｒｅｆが入力され、第２入力端子がノードＶｒ１に接続され、出力端子が直列回路に接続されるオペアンプＯＰ１とから構成される。 - 特許庁 - The drain of the fourth transistor TR 4 is connected to a second high level Vcc 2 higher than the sum of the first high level Vcc 1 and a threshold voltage of the first transistor, the source is connected to the intermediate node B, and the gate is connected to a third high level Vcc 3 higher than the sum of the second high level Vcc 2 and a threshold voltage of the fourth transistor.
第４トランジスタＴｒ４は、ドレインが第１高電位Ｖｃｃ１と第１トランジスタ閾電圧との和よりも高い第２高電位Ｖｃｃ２側に接続し、ソースが中間ノードＢに接続し、ゲートが第２高電位Ｖｃｃ２と第４トランジスタ閾電圧との和より高い第３高電位Ｖｃｃ３側に接続している。 - 特許庁 - In this electronic system having multiple nodes connected to a network by optical waveguides, each node comprises a means for transmitting a message to each adjacent node with a reduced transmitting output; a means for receiving the confirmation of receipt of this message from the related adjacent node; and a means for outputting an error message to a bus management node when receiving no confirmation.
光導波体によってネットワークに接続されている複数のノードを有する電子システムにおいて、各ノードが、低減された送信出力で各隣接ノードにメッセージを送信する手段と、このメッセージの受信の確認を、関連する隣接ノードから受信する手段と、この確認が受信されない場合、バスマネージメントノードにエラーメッセージを出力する手段とを有することを特徴とする、光導波体によってネットワークに接続されている複数のノードを有する電子システムを構成する。 - 特許庁 - When starting the non-structured data communication between a local terminal 20A connected to a node device and a local terminal 20B connected to the other node device, frame constitution data are generated by a frame generating part 131 just after activation or at the desired timing and sent through a switching part 132 and a local terminal interface part 133 to the local terminal 20A.
ノード装置１０Ａに接続されるローカル端末２０Ａとノード装置１０Ｂに接続されるローカル端末２０Ｂ間の非構造化データ通信開始に際し、例えばノード装置１０Ａにおいて、起動後直ちにあるいは所望のタイミングで、フレーム生成部１３１によりフレーム構成データを生成し、切替部１３２、ローカル端末インタフェース部１３３を介してローカル端末２０Ａに送出する。 - 特許庁 - A packet service system which has a mobile terminal 1 and a node 2 connected by radio and has the node 2 and a network 10 connected, a request storage table 4 wherein information related to requests for services from the mobile terminal 1 is stored is provided in the network 10, and the network 10 is so constituted that the state may be changed in accordance with contents of the request storage table 4.
移動端末１とノード２とが無線で接続され、ノード２とネットワーク１０とが接続されたパケットサービスシステムにおいて、該ネットワーク１０内に、前記移動端末１からのサービスの要求に関する情報を記憶する要求記憶テーブル４を設け、前記ネットワーク１０は該要求記憶テーブル４の内容に従って、状態変更を行なうように構成する。 - 特許庁 - Each of a plurality of memory cells includes: first and second inverter circuits, to which the input and output cross-connected to first and second memory nodes are respectively connected; first and second switches MOSFET respectively prepared between the first/second memory nodes and first/second input/output terminals; and a third switch MOSFET prepared between the first memory node and a third memory node.
複数のメモリセルのそれぞれは、第１と第２記憶ノードに交差接続された入力と出力がそれぞれ接続された第１と第２インバータ回路と、第１と第２記憶ノードと第１と第２入出力端子との間にそれぞれ設けられた第１、第２スイッチＭＯＳＦＥＴと、第１記憶ノードと第３記憶ノードの間に設けられた第３スイッチＭＯＳＦＥＴとを有する。 - 特許庁 - A connection system 10 for connecting a communication node 12 with the Internet network 14 is constituted of a base station router 18 connected to one of the lines on a high speed IP network 16 of an ASP 20 which forms part of the Internet networks, and an authentication server 22 which has user managing database holding user information which uses the communication node 12 connected to the Internet network 14.
通信ノード１２をインターネット網１４に接続させるための通信システム１０は、インターネット網の一部を形成するＡＳＰ２０の高速ＩＰ網１６中のラインの何れかに接続された基地局ルータ１８と、インターネット網１４に接続された通信ノード１２を利用するユーザ情報を保持するユーザ管理データベースを備えた認証サーバ２２とを備えている。 - 特許庁 - The communication apparatus comprises a first interface means connected to a first network, a second interface means connected to a second network, a device information acquisition means for acquiring device information on a device connected to the second network through the second interface means, and an emulation means for regarding the device connected to the second network as a node on the first network.
通信機器は、第１のネットワークに接続された第１のインターフェース手段と、第２のネットワークに接続された第２のインターフェース手手段と、該第２のインターフェース手段を介して上記第２のネットワークに接続された機器の機器情報を取得する機器情報取得手段と、上記第２のネットワークに接続された機器を上記第１のネットワーク上のノードとみなすエミュレート手段と、を備える。 - 特許庁 - The grooved gate transistor of the semiconductor device is provided with a gate electrode 16 formed in a groove, a first diffused layer 19 connected with a storage node, and a second diffused layer 18 that is connected with a bit line and of which depth is smaller than that of the first diffused layer 19.
半導体装置の溝型ゲートトランジスタは、溝内に形成されるゲート電極１６と、ストレージノードに接続する第１の拡散層１９と、ビット線に接続され、第１の拡散層１９よりも深さが小さい第２の拡散層１８とを有する。 - 特許庁 - An amplifier circuit unit 110 is connected between a bit line B101 and a memory unit 106 having a plurality of ferroelectric capacitors C101-C104 connected across a plurality of independent plate lines P101-P104 each and a common node electrode E101.
各々独立した複数のプレート線Ｐ１０１〜Ｐ１０４と共通ノード電極Ｅ１０１との間に接続された複数の強誘電体キャパシタＣ１０１〜Ｃ１０４を有するメモリユニット１０６とビット線Ｂ１０１との間に増幅回路ユニット１１０を接続する。 - 特許庁 - The resonant circuit 3 is connected in parallel with the signal line 6 from a node N1 to which the resonant circuit 1 and the resonant circuit 2 are connected on the signal line 6, so as to set up a passing center frequency between the first cutoff frequency and the second cutoff frequency.
共振回路３は、信号線路６上で共振回路１と共振回路２とが接続されるノードＮ１から、信号線路６に並列に接続され、第１遮断周波数と第２遮断周波数との間の通過中心周波数が設定されている。 - 特許庁 - Between an unbalanced terminal 11 and a dummy terminal 14, coils L1 and L2, having the same number of turns, are serially connected, between terminals 12 and 13 for balancing, coils L3 and L4, having the same number of turns, are connected and the node of both the coils is grounded.
不平衡端子１１とダミー端子１４間には、同じターン数のコイルＬ１とコイルＬ２が直列に接続され、平衡用端子１２および１３間には、同じターン数を有するコイルＬ３とコイルＬ４が接続され、両コイルの接続点がアースされる。 - 特許庁 - An opening 8 is made in a gate oxide film 6 under a gate electrode pattern 7b, and a resistor R1 to be inserted into the node of an SRAM memory cell 2a is directly connected to a semiconductor substrate 1 through the opening, and is internally connected with a source/drain region 9.
ＳＲＡＭメモリセル２ａのノード部分に挿入する抵抗体Ｒ１を、ゲート電極パターン７ｂの直下のゲート酸化膜６に開口部８を設けて半導体基板１と直接接続し、ソース／ドレイン領域９と内部で接続する構成とする。 - 特許庁 - The scalable node includes: a plurality of LINFs (Line Interfaces); space switches connected to a plurality of the LINFs; and one or more packet switches connected to the post-stage of the space switches, and carries out packet processing by the packet switches.
スケーラブルノードは、複数のＬＩＮＦ（Ｌｉｎｅ Ｉｎｔｅｒｆａｃｅ）と、前記複数のＬＩＮＦに接続された空間スイッチと、前記空間スイッチの後段に接続された１つまたは複数のパケットスイッチと、を備え、前記パケットスイッチによりパケット処理を行う。 - 特許庁 - To provide a handoff method between a source network to which a terminal is connected in order of a base station (BS) and an access service network (ASN) and a target network to which the terminal is connected in order of a packet data service node (PDSN), a packet control unit (PCF) and an access network (AN).
本発明は、端末が、基地局(ＢＳ)、アクセスサービスネットワーク(ＡＳＮ)、の順に接続されるソースネットワークと、パケットデータサービスノード(ＰＤＳＮ)、パケット制御器(ＰＣＦ)、アクセスネットワーク(ＡＮ)の順に接続されるターゲットネットワークとの間のハンドオフ方法である。 - 特許庁 - In this test method of the semiconductor device, a drain is connected to a storage node in SRAM, and a functional test is performed for applying a potential lower than a GND potential to a back gate of an n-type MOS transistor of which the GND potential is connected to the source, and for reading out data.
本発明の半導体装置のテスト方法では、ＳＲＡＭにおいて、記憶ノードにドレインが接続され、ソースにＧＮＤ電位が接続されるｎ型ＭＯＳトランジスタのバックゲートにＧＮＤ電位より低い電位を印加しデータを読出す機能テストを行なう。 - 特許庁 - The apparatus includes: a scan-up switch and a scan-down switch whose one ends are connected to a panel so as to apply a scan signal to the panel; and a scan switch that is connected to a node positioned on a path of a resonance current flowing to the panel and the scan-up switch therebetween.
スキャン信号をパネルに印加するために、一方が前記パネルに接続したスキャンアップスイッチ及びスキャンダウンスイッチと、前記パネルに流れる共振電流経路上に位置するノードと前記スキャンアップスイッチとの間に接続するスキャンスイッチとを備える。 - 特許庁 - In a mid-point potential control circuit 20, a power source voltage VCC is connected to anode of a reverse-current preventive diode 22 and an node of a potential VM via a PMOS transistor 21, and a cathode of the diode 22 is connected to a ground line via a transistor 23.
中点電位制御回路２０では、電源電位ＶＣＣがＰＭＯＳトランジスタ２１を介して逆流防止用ダイオード２２のアノード及び電位ＶＭのノードに接続され、ダイオード２２のカソードはＮＭＯＳトランジスタ２３を介してグランド線に接続されている。 - 特許庁 - An SRAM (Static Random Access Memory) includes a P-channel MOS transistor 1 having a comparatively high conduction resistance value which is connected between a one end of a memory cell power source wiring MVL and a line of power source potential VDD', the power source wiring MVL being provided for each row and connected to a power source node of corresponding row.
このＳＲＡＭは、各行に対応して設けられて対応の行のメモリセル電源配線ＭＶＬの一方端と電源電位ＶＤＤ′のラインとの間に接続され、比較的高い導通抵抗値を有するＰチャネルＭＯＳトランジスタ１を備える。 - 特許庁 - Each of the first and the second RC loops includes a first resistor, a second resistor connected in series to the first resistor at a node to thereby form a resistor series, and a capacitor connected in parallel to the resistor series.
第１のＲＣループおよび第２のＲＣループのそれぞれは、第１の抵抗器と、ノードで第１の抵抗器に直列に接続され、それによって抵抗器直列を形成する第２の抵抗器と、抵抗器直列に並列に接続されるコンデンサとを含む。 - 特許庁 - The node N4 of a midpoint of a resistor 25 connected between complementary output nodes of an amplifier section 20A is connected to a non-inverting input terminal of an operational amplifier 30, and a reference voltage Vcm is given to the inverting input terminal of the operational amplifier 30.
増幅部２０Ａの相補的な出力ノード間に接続された抵抗２５の中点のノードＮ４を演算増幅器３０の正相入力端子に接続し、この演算増幅器３０の逆相入力端子には基準電圧Ｖｃｍを与える。 - 特許庁 - The multiplex transmitter for vehicle comprises network A where communication nodes A1-A3 are connected through a common data line 11, network B where communication nodes B1-B3 are connected through a common data line 12, and a gateway node 2 for connecting them.
車両用多重伝送装置は、通信ノードＡ１〜Ａ３が共通データ回線１１を介して接続されたネットワークＡと、通信ノードＢ１〜Ｂ３が共通データ回線１２を介して接続されたネットワークＢと、これらを接続するゲートウエイノード２とからなる。 - 特許庁 - The node device has a plurality of subscriber communication network storage parts SA_1-SA_Nto be connected to a subscriber communications network; company communication network storage parts CNA_1-CNA_M to be connected to a company communications network; a band control part 100; and a data flow rate management part 101.
加入者通信網に接続する複数の加入者通信網収容部ＳＡ_１−ＳＡ_Ｎと、事業者通信網に接続する事業者通信網収容部ＣＮＡ_１−ＣＮＡ_Ｍと、帯域制御部１００と、データ流量管理部１０１とを有する。 - 特許庁 - Therefore, the first transistor whose gate is connected to the first connection node is certainly turned off in the first half of a power-on period, which prevents the power-on detection signal from being activated during the power-on period.
このため、パワーオン期間の前半に、ゲートが第１接続ノードに接続される第１トランジスタを確実にオフでき、パワーオン検出信号がパワーオン期間に活性化されることを防止できる。 - 特許庁 - An NMOS 54 to be a switching element selected as a decoded result of a decoder 51 is connected between a tap formed on a current path constituted of plural voltage division resistors 53 and a node N1.
その複数の分圧抵抗５３によって構成される電流パスに設けられたタップとノードＮ１との間に、デコーダ５１のデコード結果で選択されるスイッチング素子としてＮＭ０Ｓ５４が接続されている。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
