「cpu」を含む例文一覧(31299)

＜前へ 1 2 .... 6 7 8 9 10 11 12 13 14 .... 625 626 次へ＞
  • At a step S306, the CPU adds reference information on the track of the speech to the file.
    ステップＳ３０６において、CPUは、ファイルに音声のトラックのリファレンス情報を付加する。 - 特許庁
  • MOBILE COMMUNICATION CONTROLLER, CPU RESOURCE ASSIGNMENT METHOD AND CPU RESOURCE ASSIGNMENT PROGRAM
    移動通信制御装置、ＣＰＵリソース割付方法およびＣＰＵリソース割付プログラム - 特許庁
  • To provide a device for performing communication protocol processing in real time with the CPU of low throughput.
    処理能力の低いCPUでリアルタイムに通信プロトコル処理を行う装置の提供。 - 特許庁
  • The CPU 25 of the ECU is used also as the CPU for controlling the display circuit 21.
    ＥＣＵのＣＰＵ２５を表示回路２１を制御するためのＣＰＵとして兼用する。 - 特許庁
  • To prevent time-out which may be generated in CPU re-initialization accompanied by CPU re-reset.
    ＣＰＵ再リセットを伴うＣＰＵ再初期化時に発生しうるタイムアウトを防止する。 - 特許庁
  • A main CPU 31 transmits prize winning information to a sub-CPU 55 of a sub-board 3B.
    メインＣＰＵ３１は入賞情報をサブ基板３０ＢのサブＣＰＵ５５に送信する。 - 特許庁
  • As before you can see the PID, the username, the amount of CPU time taken, and the command that was run.
    前と同様 PID にユーザ名、消費 CPU時間と実行中のコマンドを知ることができます。 - FreeBSD
  • , some audio applications).
    また、高い nice 値 (\\-20) では CPU を必要とするアプリケーション (例えばオーディオ・アプリケーション) に CPU のほとんどが割り当てられる。 - JM
  • It is possible to tune the SMP per-CPU slab cache limit and batchcount via: +4n
    SMP において per-CPU slab キャッシュの制限値やバッチカウントを変更するには、以下のようにすればよい:+4n - JM
  • COMMUNICATION SYSTEM OF IC CARD WITH CPU, IC CARD WITH CPU, MANAGEMENT CENTER AND READING APPARATUS
    ＣＰＵ付きＩＣカードの通信システム、ＣＰＵ付きＩＣカード、管理センター及び読書装置 - 特許庁
  • To debug a CPU program on a CPU board to be tested only by modifying software.
    被試験ＣＰＵボード上のＣＰＵのプログラムを、ソフトウェアの変更のみでデバッグ可能にする。 - 特許庁
  • When the start lever is operated the main sub CPU sends the operation signal to the sub CPU.
    スタートレバーが操作されると、メインＣＰＵはサブＣＰＵに操作信号を出力する。 - 特許庁
  • CPU INTERFACE CIRCUIT AND RESTORATION METHOD OF CPU INTERFACE CIRCUIT FROM ABNORMAL STATE
    ＣＰＵインターフェース回路及びＣＰＵインターフェース回路の異常状態からの復帰方法 - 特許庁
  • The clock supplied to the CPU 101 is generated by a CPU clock generator 102.
    ＣＰＵ１０１に供給するクロックは、ＣＰＵクロック生成器１０２で生成される。 - 特許庁
  • To improve the accuracy in prediction of a thread execution time by a CPU which performs simultaneous multithreading.
    同時マルチスレッディングを行なうCPUによるスレッド実行時間の予測精度を向上させる。 - 特許庁
  • A common OS may control all or part of the operations of each CPU
    共通のOS(オペレーティングシステム)が各CPUのオペレーション(操作)の全部または一部を制御する - コンピューター用語辞典
  • In time slice 5, the CPU is processing the record labeled 2 for job A
    タイムスライス5では,CPU(中央処理装置)はジョブAのためのラベルが2のレコードを処理している - コンピューター用語辞典
  • A CPU decides whether or not a user depressed a bookmark addition button in a step S1.
    ステップＳ１において、CPUは、ユーザにより、しおり追加ボタンが押下されたか否かを判定する。 - 特許庁
  • An ECU 10 is equipped with a 1st CPU 11, a 2nd CPU 12, and a communication IC 13.
    ＥＣＵ１０は、第１ＣＰＵ１１と第２ＣＰＵ１２と通信ＩＣ１３とを備える。 - 特許庁
  • Also, the number of maximum thread allocations can be designated in accordance with the CPU availability of a process.
    また、プロセスのCPU稼働率に対応して該最大スレッド割当数を指定可能とする。 - 特許庁
  • Therefore, a system program performed by a CPU or the like controlling a semiconductor memory can be simplified.
    したがって、半導体メモリを制御するCPU等が実行するシステムプログラムを簡素にできる。 - 特許庁
  • The BMC of each CPU blade device is configured to measure a CPU load, and to transmit the result to a power consumption control part as CPU load information.
    各々のＣＰＵブレード装置のＢＭＣは、ＣＰＵ負荷を計測し、ＣＰＵ負荷情報として消費電力制御部に送信する。 - 特許庁
  • In order to achieve this, a CPU use rate measuring part 3 of the radio base station device 1 measures the CPU use rate of the CPU for executing the call control.
    このため、無線基地局装置のＣＰＵ使用率測定部３は呼制御を行うＣＰＵのＣＰＵ使用率を測定する。 - 特許庁
  • The data storage device 51 includes a CPU 1, a flash memory 2 connected to the CPU 1, and a RAM 3 connected to the CPU 1.
    データ記憶装置５１は、ＣＰＵ１と、ＣＰＵ１に接続されたフラッシュメモリ２と、ＣＰＵ１に接続されたＲＡＭ３とを備える。 - 特許庁
  • The predicted number of the CPU instructions and the performance value (for instance, the number of CPU instructions processible in one second) of the CPU are compared.
    予測されたＣＰＵインストラクション数と、ＣＰＵの処理性能値（例えば、1 秒間に処理できるＣＰＵインストラクション数）とを比較する。 - 特許庁
  • This slave CPU is protected against reset signal from a CPU for main control to the slave CPU in the energy saving mode.
    スレープ用ＣＰＵは、省エネルギーモード中にメイン制御用ＣＰＵからスレープ用ＣＰＵへのリセット信号に対してプロテクトをかける。 - 特許庁
  • A CPU has the function for each means.
    各手段は、ＣＰＵがその機能を有する。 - 特許庁
  • The CPU also corrects the value of fuel injection quantity.
    また、燃料噴射量の値を補正する。 - 特許庁
  • A CPU is included in bus masters 1-4.
    バスマスタ１〜４にはＣＰＵが含まれている。 - 特許庁
  • The computer system has two CPU, namely a CPU (A) 1 and a CPU (B) 2, and is provided with the shared memory 3 in order to transfer the data between the two CPU.
    このコンピュータシステムは、ＣＰＵ（Ａ）１およびＣＰＵ（Ｂ）２の２つのＣＰＵを有しており、この２つのＣＰＵの間でデータをやり取りするために、共有メモリ３を設けている。 - 特許庁
  • To reduce power consumption of a portable terminal with a communication function and including a CPU for application control (ACPU) and a CPU for communication control (CCPU) by appropriately determining a timing of initiating the CCPU from the ACPU.
    アプリケーション制御用CPU（ACPU）と通信制御用CPU（CCPU）とを有する通信機能付き携帯端末におけるACPUからCCPUを起動する場合のタイミングを適切にして消費電力の低減を図る。 - 特許庁
  • CPU COOLING DEVICE AND IMAGE FORMING APPARATUS
    ＣＰＵ冷却装置、及び画像形成装置 - 特許庁
  • When the CPU type RAM module 1 is connected to the connector for an expanded RAM, the main CPU 11 uses the CPU type RAM module 1 as a sub CPU and RAM.
    メインＣＰＵ１１は、増設ＲＡＭ用コネクタにＣＰＵタイプＲＡＭモジュール１が接続された場合、ＣＰＵタイプＲＡＭモジュール１をサブＣＰＵ及びＲＡＭとして使用する。 - 特許庁
  • A CPU core 2 executes an object program.
    ＣＰＵコア２は、対象プログラムを実行する。 - 特許庁
  • CPU BOARD INCLUDING MULTITASK OS AS ROM
    マルチタスクＯＳをＲＯＭ化したＣＰＵボード - 特許庁
  • CPU EMULATOR FOR WIRELESS DATA TRANSMISSION/RECEPTION SYSTEM
    無線データ送受信システムのＣＰＵエミュレータ - 特許庁
  • The CPU node may include a cache memory.
    ＣＰＵノードはキャッシュメモリを含むことがある。 - 特許庁
  • The CPU 50 thereby shifts to the standby mode.
    これで、ＣＰＵ５０は待機モードに移行する。 - 特許庁
  • The CPU 71 controls the transmission of the electronic mail.
    CPU７１は、電子メールの送信を制御する。 - 特許庁
  • A CPU module connector 11_1, an IO module connector 12_1 and a CPU/IO-module-compatible connector 13 are arranged in respective slots S1 to S3 of the case of the FT server 1, and the connectors 11_1, 12_1 and 13 are electrically connected by a back panel 10.
    FTサーバ1の筐体のスロットS1〜S3内にCPUモジュール用コネクタ11_1、IOモジュール用コネクタ12_1、及びCPU／IOモジュール兼用コネクタ13をそれぞれ設け、バックパネル10によりコネクタ11_1、12_1、及び13を電気的に接続する。 - 特許庁
  • Then you need to find out what CPU it is, instruction-wise, compatible with. You may need to consult the CPU's vendor website for this, although Google is at least as efficient :-).
    次に、そのCPUと、どのCPUが互換性があるのかを知る必要があるかもしれませんが、これに関して、CPUベンダーのWebサイトを参照する必要がありますが、Googleも同じくらい効果的でしょう。 - Gentoo Linux
  • A CPU 1 performs printing setting operation.
    ＣＰＵ１は、印刷設定動作を実行する。 - 特許庁
  • A game device 10 includes a CPU core 42.
    ゲーム装置１０はＣＰＵコア４２を含む。 - 特許庁
  • BUS ARBITRATION METHOD IN MULTI-CPU SYSTEM
    マルチＣＰＵシステムにおけるバス調停方法 - 特許庁
  • A CPU allocation guarantee control part 12 counts CPU tirne used for a job within unit time, and when a job guaranteed at its CPU allocation does not use the CPU more than fixed time, a CPU schedular 15 preferentially allocates the CPU to the job independently of the execution priority of jobs.
    ＣＰＵ割り当て保証制御部１２は、ジョブが単位時間内に使用したＣＰＵ時間を計測し、ＣＰＵ割り当て保証対象ジョブが一定以上のＣＰＵを使用していなければ実行優先順位に関わらずＣＰＵスケジューラ１５が優先的にＣＰＵを割り当てる。 - 特許庁
  • When the processing speed of a block CPU is faster than that of a main body CPU, data generated by the block CPU being a functional block via the block CPU are written in a first buffer memory at the processing speed of the block CPU and the written data are read at the processing speed of the main body CPU, that is, asynchronously.
    ブロックＣＰＵの処理速度の方が本体ＣＰＵより速い場合、ブロックＣＰＵを介して機能ブロックである受信部での生成データを第１のバッファメモリに、ブロックＣＰＵの処理速度で書き込み、書き込んだデータを本体ＣＰＵの処理速度で、つまり非同期に読み出す。 - 特許庁
  • SMP systems will also have "(SMP)" in the first line of output, and will have two additional columns for each slab, reporting the slab allocation policy for the CPU-local cache (to reduce the need for inter-CPU synchronization when allocating objects from the cache).
    SMP システムでは、出力の最初の行に "(SMP)" と表示され、各 slab ごとに 2 つのカラムが追加される。 これらは各 CPU が持つローカルなキャッシュ (per-CPU キャッシュ) のslab アロケーションポリシーを表示する(per-CPU キャッシュは、オブジェクトをキャッシュからアロケートする際にCPU 間での同期を減少させるために設けられている)。 - JM
  • OPPORTUNISTIC PATTERN-BASED CPU FUNCTIONAL TESTING
    好機をねらったパターンベースのＣＰＵ機能試験 - 特許庁
  • A CPU 1 has functions of respective means.
    各手段は、ＣＰＵ１がその機能を有する。 - 特許庁
  • To prevent operations from being incompatible with each other among the respective CPU units after software update in a multi-CPU system.
    マルチＣＰＵシステムにおけるソフトウェア更新後の各ＣＰＵユニット間の動作不適合を防ぐ。 - 特許庁
＜前へ 1 2 .... 6 7 8 9 10 11 12 13 14 .... 625 626 次へ＞

例文データの著作権について