「cpu」を含む例文一覧(31299)

＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 625 626 次へ＞
  • A portable user terminal, by the execution of a program of a virtual device 511 with a built-in CPU, executes processing of the virtual device 511.
    携帯型ユーザ端末は、内蔵されたCPUが仮想機器５１１のプログラムを実行することにより、仮想機器５１１の処理を実行する。 - 特許庁
  • A CPU 9 transfers data from a memory 7 to a memory 8 via a bus conversion part 11, a CPU bus 10 and a bus conversion part 12.
    ＣＰＵ９は、メモリ７からデータをバス変換部１１、ＣＰＵバス１０、及びバス変換部１２を介してメモリ８に転送する。 - 特許庁
  • This light source device 12 includes the xenon lamp 33, the rotary shutter 35, and a main CPU 42 and a sub CPU 38 for controlling their drive.
    光源装置１２は、キセノンランプ３３、ロータリーシャッタ３５、及びこれらの駆動を制御するメインＣＰＵ４２、サブＣＰＵ３８を備える。 - 特許庁
  • To much more strictly prevent the generation of any CPU bottleneck or I/O bottleneck.
    ＣＰＵネックやＩ／Ｏネックの発生をより厳密に防止する。 - 特許庁
  • MICROCOMPUTER AND RESETTING METHOD OF CPU INCLUDED IN MICROCOMPUTER
    マイクロコンピュータ及びマイクロコンピュータに内蔵されたＣＰＵのリセット方法 - 特許庁
  • A display CPU 101 can thus process input data via the same data logic as a CPU 56 of the main substrate 31.
    よって、表示ＰＵ１０１は、主基板３１のＣＰＵ５６が扱ったデータ論理と同一の論理で入力データを扱うことができる。 - 特許庁
  • To reduce real-time properties required for a CPU to control image compositing, and to reduce the processing load on the CPU.
    画像合成制御のためにＣＰＵに要求されるリアルタイム性を引き下げること、およびＣＰＵの処理負荷低減を図ること。 - 特許庁
  • The FPGA 403 outputs an initiation mode setting signal to the CPU 401 and the CPU 401 is initiated in the set initiation mode.
    ＦＰＧＡ４０３は、起動モード設定信号をＣＰＵ４０１へ出力し、ＣＰＵ４０１は、設定された起動モードで起動する。 - 特許庁
  • The CPU 21 counts the number of brake execution times and transmits it to the host.
    ＣＰＵ２１はブレーキの回数を計算し上位に伝達する。 - 特許庁
  • To increase the response of protection processing even if a CPU load is large.
    ＣＰＵ負荷が大きくても、保護処理の応答性を高くする。 - 特許庁
  • This hardly loses the protective cover of the CPU contact pin.
    これにより、ＣＰＵコンタクトピンの保護カバーを失うことがなくなる。 - 特許庁
  • A CPU 16 performs information processing according to the detection result.
    ＣＰＵ１６は、この検出結果に応じた情報処理を行う。 - 特許庁
  • LOAD DISTRIBUTION METHOD BY CPU MARGIN MANAGEMENT AND TRANSACTION PRIORITY
    ＣＰＵ余裕管理とトランザクション優先度による負荷分散方法 - 特許庁
  • To quickly process a load, even if the CPU of a CPU module is insufficient for the load, in terms of performance.
    負荷に対してＣＰＵモジュールのＣＰＵが性能的に不足しても、当該負荷を高速で処理することができるようにすること。 - 特許庁
  • When a CPU 20 discriminates the transmission of the alarm signal A, the CPU 20 instructs an alarming apparatus to attract the attention of the cook in voice.
    ＣＰＵ２０では警報信号Ａであると判断すると、警報装置に指示して音声により調理者に注意喚起する。 - 特許庁
  • When the CPU 30 can not be reset by itself, after core damp, the CPU can be forcedly reset by the reset signal based on the operation of the reset switch.
    ＣＰＵ３０が自らリセット不可能時、コアダンプ後、リセットスイッチの操作によるリセット信号によって強制的にリセット可能である。 - 特許庁
  • To make a circuit scale small and also to reduce the burden on a CPU.
    回路規模を小さくするとともに、ＣＰＵの負担を軽減する。 - 特許庁
  • When restoring from energy saving is required, a CPU 7 for the main body is started.
    省エネ復帰要求が来ると、本体用CPU７が起動される。 - 特許庁
  • To inhibit start when any unintended operation clock is caused due to the illegal operation of a CPU clock or the mounting mistake of the CPU.
    ＣＰＵクロックの不正操作やＣＰＵの実装ミスにより、意図しない動作クロックになったときに起動不可にできるようにする。 - 特許庁
  • To accurately acquire CPU time taken for processing related to services.
    サービスに係る処理にかかったＣＰＵ時間を正確に取得する。 - 特許庁
  • The CPU is able to directly extract the axial data in a prescribed timing.
    ＣＰＵは、所定のタイミングで、軸データを直接抽出できる。 - 特許庁
  • To safely and surely update an operation program of a CPU.
    ＣＰＵの動作プログラムを安全で確実に更新できるようにする。 - 特許庁
  • CIRCUIT BOARD FOR CONTROL OF FAILURE TRANSFER SIGNAL OUTPUT DUE TO CPU RESET
    ＣＰＵリセットによる故障移信出力制御回路基板 - 特許庁
  • A CPU 30 makes a timer 33 output a phase-switching trigger pulse.
    ＣＰＵ３０はタイマ３３に相切換えトリガパルスを出力させる。 - 特許庁
  • The CAD program is executed on a CPU (step S301).
    ＣＡＤプログラムがＣＰＵ装置上で実行される（ステップＳ３０１）。 - 特許庁
  • The monitor CPU 12 receives data for monitoring the control CPU 11 and stores the data in a memory 16.
    監視ＣＰＵ１２は、制御ＣＰＵ１１を監視するための監視用データを制御ＣＰＵ１１から受信してメモリ１６に格納する。 - 特許庁
  • To solve a problem wherein, when a system configuration where the CPU is related to graphics processing is used, the performance of the whole system is reduced by the CPU as a bottleneck.
    ＣＰＵがグラフィックス処理に関与するシステム構成の場合、ＣＰＵがボトルネックとなってシステム全体の性能が低下する。 - 特許庁
  • When the total count of readouts by the CPU 2 is less than the total count of readouts by the CPU 4, the FIFO readout circuit 20 reads out data from a corresponding address position in a DPRAM 30 and outputs it to the CPU 2 because the data corresponding to the readout request made by the CPU 2 to the FIFO circuit 12 has already been transmitted to the CPU 4 and written to the DPRAM 30 for the CPU 2.
    ＣＰＵ２による総読出回数がＣＰＵ４による総読出回数よりも小さい場合、ＣＰＵ２によるＦＩＦＯ回路１２に対する読出要求に対応するデータは、すでにＣＰＵ４に送出されているとともにＣＰＵ２用のＤＰＲＡＭ３０に書き込まれているので、ＦＩＦＯ読出回路２０は、ＤＰＲＡＭ３０の該当アドレス位置からデータを読出してＣＰＵ２に出力する。 - 特許庁
  • To provide a card PC having a structure which enables a CPU to easily be replaced and easily radiates the heat of the CPU.
    ＣＰＵを容易に交換することができ、また、ＣＰＵの熱を容易に放熱することができる構造を持つカードＰＣを提供する。 - 特許庁
  • A data transfer address space identification section 4 inputs address information outputted to the CPU control bus from the CPU 1, recognizes the data transfer access based on this address information, gives data output instruction to the memory 2, and also gives control instruction to invalidate data output from the CPU 1 to a CPU data bus disable control section 5, and invalidates the data outputted to the CPU control bus from the CPU 1.
    データ転送アドレス空間識別部４は、ＣＰＵ１からＣＰＵ制御バスに出力されるアドレス情報を入力し、該アドレス情報を基に前述のデータ転送アクセスを認識し、メモリ２に対してデータ出力指示を行い、且つ、ＣＰＵデータバスディセーブル制御部５に対して、ＣＰＵ１からのデータ出力を無効化する制御指示を行い、ＣＰＵ１からＣＰＵ制御バスに出力されるデータを無効化する。 - 特許庁
  • The CPU 14 has a CPU 17 of the keyboard 10, a serial interface for serial communication and a memory for storing various data.
    ＣＰＵ１４は、キーボード１０のＣＰＵ１７とシリアル通信を行うシリアルインターフェイス及び各種データを格納するメモリを有している。 - 特許庁
  • A system CPU and a DTT module CPU transmit/receive data in a data phase, and transmit/receive ACK in an ACK phase.
    システムＣＰＵとＤＴＴモジュールＣＰＵは、データフェイズにおいてデータを送受信し、ＡＣＫフェイズにおいてＡＣＫを送受信する。 - 特許庁
  • CPU DRIVING SYSTEM CORRESPONDING TO I/O POINTS IN PROGRAMMABLE CONTROLLER
    プログラマブルコントローラにおいてＩ／Ｏ点数に応じたＣＰＵ駆動システム - 特許庁
  • The index register IX of the CPU is allotted to the counter.
    カウンタとして、ＣＰＵのインデックスレジスタＩＸが割り当てられている。 - 特許庁
  • The electronic equipment includes a CPU, and a first processing circuit which is connected to the CPU with a reset signal line and performs specific processing.
    電子機器は、ＣＰＵと、当該ＣＰＵとリセット信号線で接続された特定の処理を行う第１処理回路とを備える。 - 特許庁
  • The bus right is thus arbitrated between the main CPU 10A and sub CPU 10B and, the HDDs 50 by hardware circuit.
    このようにしてメインＣＰＵ１０ＡおよびサブＣＰＵ１０ＢとＨＤＤ５０との間のバス権調停がハードウエア回路で実現される。 - 特許庁
  • Then the CPU 5 discriminates a temperature (t) of an object to be heated (S4).
    次に、ＣＰＵ５は、被加熱物の温度（ｔ）を判定する（Ｓ４）。 - 特許庁
  • Subsequently, the CPU performs regular control for the toner supply (S111).
    その後、ＣＰＵは、通常のトナー補給制御を行う（Ｓ１１１）。 - 特許庁
  • A CPU 31 outputs 18-bit image data in parallel.
    ＣＰＵ３１は１８ビットの画像データを並列的に出力する。 - 特許庁
  • Between the program and a CPU interface, an interface analyzing a command from a CPU and arbitrating response order to the program is established.
    プログラムとＣＰＵインターフェースの間に、ＣＰＵのコマンドを解析してプログラムへの応答順番を調停するインターフェースを設ける。 - 特許庁
  • MULTI-CPU CLOCK CONTROL SYSTEM, CONTROL METHOD THEREFOR AND PROGRAM THEREFOR
    複数ＣＰＵクロック制御システム、その制御方法及びそのプログラム - 特許庁
  • INFORMATION PROCESSOR, FREQUENCY CONTROL METHOD FOR CPU, AND PROGRAM
    情報処理装置、ＣＰＵの周波数制御方法およびプログラム - 特許庁
  • A real time system 100 equipped with a CPU 110 and a CPU 150 performs exclusive control of a shared resource by a priority sealing system.
    ＣＰＵ１１０とＣＰＵ１５０を備えたリアルタイムシステム１００において、プライオリティ・シーリング方式で共有リソースの排他制御を行う。 - 特許庁
  • In the server 30, a CPU 32 serves as a conversion part 40.
    サーバ装置３０では、ＣＰＵ３２が変換部４０として機能する。 - 特許庁
  • The main CPU 20 controls the game processing according to the choice.
    メインＣＰＵ２０は、この選択肢に応じてゲーム処理を制御する。 - 特許庁
  • In practice, xine requires either a fast CPU with a fast video card, or support for the XVideo extension.
    実用上、xine を使用するには高速なビデオカードとともに高速な CPUがあるか、 またはビデオカードが XVideo 拡張に対応していることが必要です。 - FreeBSD
  • First, your boot loader will load the kernel image you have defined in the boot loader configuration into memory after which it tells the CPU to run the kernel.
    最初に、ブートローダが、ブートローダの設定で指定されたカーネルイメージをメモリにロードし、その後、カーネルを実行するようにCPUに命じます。 - Gentoo Linux
  • CPU Power Managementshows how to adjust the processor's frequency to save a maximum of energywithout losing too much performance.
    CPU電力管理では、性能を落とし過ぎることなく、エネルギーの最大値を抑えるためにプロセッサの周波数を調整する方法を示します。 - Gentoo Linux
  • After controlling BIOS settings,some kernel options want to be enabled - these are in short ACPI, sleep states and CPU frequency scaling.
    BIOS設定を制御した後に、いくつかのカーネルオプションを有効にします。 これらは、要するにACPIと、スリープ状態とCPU周波数調整です。 - Gentoo Linux
  • For example, the ondemand governor makes its decisions depending on the current CPU load.The same is done by various userland tools like cpudyn, cpufreqd,powernowd and many more.
    例えば、ondemandgovernorは現在のCPU負荷によって決定します。 同じことがcpudyn、cpufreqd、powernowd、そしてその他たくさんのツールによって行うことができます。 - Gentoo Linux
＜前へ 1 2 .... 25 26 27 28 29 30 31 32 33 .... 625 626 次へ＞

例文データの著作権について