「cpu」を含む例文一覧(31317)
＜前へ 1 2 .... 24 25 26 27 28 29 30 31 32 .... 626 627 次へ＞- A CPU fan duty cycle controlling method is also provided.
本発明は、ＣＰＵファンのデューティサイクル制御方法も提供する。 - 特許庁 - To simply and inexpensively ground an integrated circuit such as a CPU.
ＣＰＵのような集積回路の接地を簡単かつ安価に行う。 - 特許庁 - The CPU 1 writes the data to a specific data area of the RAM 3.
ＣＰＵ１はこのデータをＲＡＭ３の特定データエリアに書き込む。 - 特許庁 - MAIN STORAGE SYSTEM CONTROLLING CORRESPONDENCE TO CPU, AND MAIN STORAGE DEVICE
ＣＰＵとの対応を制御する主記憶システム及び主記憶装置 - 特許庁 - A clock pulse signal is supplied to a terminal 20 from a CPU.
端子２０はＣＰＵからクロックパルス信号を救急されている。 - 特許庁 - SYSTEM SWITCHING CONTROL DEVICE AND CPU DUPLEX SYSTEM FOR CONTROL DEVICE
系切替制御装置、及び制御装置のＣＰＵ二重化システム - 特許庁 - To reduce overhead of a CPU in a serial interface circuit.
直列インタフェース回路におけるＣＰＵのオーバーヘッドを低減する。 - 特許庁 - A heat radiator 5 is fixed to a CPU device 4 using a first clip 20 on the heat radiator 5 and a second clip 30 on the CPU device 4.
放熱器５を、ＣＰＵ装置４に、放熱器５側の第１クリップ20とＣＰＵ装置４側の第２クリップ30とにより固定する。 - 特許庁 - The navigation-satellite receiver comprises high-sensitivity radio frequency front-end and a navigation processor associated with a client CPU.
航法衛星受信機は高感度の電波周波数フロントエンドおよびクライアントCPUと関連付けられた航法プロセッサを含んで構成される。 - 特許庁 - To prevent malfunctions by disabling reference involved in input/output control by a sub CPU during the rewriting of a configuration table by a main CPU.
メインＣＰＵによる構成テーブルの書替え中に、サブＣＰＵの入出力制御に伴う参照を抑止して誤動作を防止する。 - 特許庁 - To greatly lighten the load on a host CPU when data are transferred from the host CPU to a sound processor which reproduces musical sound in real time.
ホストＣＰＵから、楽音をリアルタイムに再生するサウンドプロセッサへのデータ転送の際、ホストＣＰＵの負担を大幅に軽減する。 - 特許庁 - The signal processing part is composed of a CPU 340 and a dedicated circuit.
信号処理部は、ＣＰＵ３４０と専用回路で構成される。 - 特許庁 - To allocate a plurality of interruption factors to one interruption terminal even in a CPU having an interruption terminal of an edge judging system.
エッジ判定方式の割り込み端子を持つCPUであっても、複数の割り込み要因を1つの割り込み端子に割り当てることを可能とする。 - 特許庁 - Plural mutually connected CPU including first and second CPU 272 and 262 are used for controlling the operation of a motor.
原動機の動作を制御するために、第１と第２のＣＰＵ２７２，２６２を含む互いに接続された複数のＣＰＵを利用する。 - 特許庁 - The CPU 1 outputs the data to an infrared ray transmitter-receiver 15.
ＣＰＵ１はデータを赤外線送受信装置１５へ出力する。 - 特許庁 - When data are delivered between the CPU 11 and the local memory 13, a command in which the command set of the CPU 11 is extended is used.
ＣＰＵ１１とローカルメモリ１３との間でデータが授受される際、ＣＰＵ１１の命令セットを拡張した命令が用いられる。 - 特許庁 - When receiving the depression report, the CPU 12 starts a timer 11.
ＣＰＵ１２は押下通知を受け取ると、タイマー１１を起動させる。 - 特許庁 - After the end of voice data processing, the CPU 44 restarts data processing of the personal computer.
音声データ処理を完了後、パソコンのデータ処理を再開する。 - 特許庁 - The main control board (CPU) and the put-out control board (CPU) work to restart the games based on the contents of the backup processing done.
そして、主制御基板（ＣＰＵ）及び払出し制御基板（ＣＰＵ）はバックアップ処理された内容に基づき遊技を再開させる。 - 特許庁 - The microcomputer is provided with a CPU (2), a non-volatile memory (13), and a RAM (3).
ＣＰＵ（２）と、不揮発性メモリ（１３）と、ＲＡＭ（３）とを設ける。 - 特許庁 - Since the signals can not be sent from the second CPU 30b to the first CPU 30a, dishonesty relating to the big winning determination is prevented.
第２ＣＰＵ３０ｂから第１ＣＰＵ３０ａに信号を送れない構成であるから大当たり判断に関わる不正を防止できる。 - 特許庁 - The service portal ACM comprises a first CPU and a first memory.
サービスポータルＡＣＭは、第１のＣＰＵと第１のメモリを備える。 - 特許庁 - The memory map comprises the programmable logic device(PLD), a central processing unit(CPU) and two or more registers allowed a construction to communicate to the CPU.
プログラマブル・ロジック・デバイス（ＰＬＤ）と、中央処理ユニット（ＣＰＵ）と、そのＣＰＵと通信する複数の構成可能レジスタとを備える。 - 特許庁 - The CPU confirms a received data content (step S30).
そして、ＣＰＵは、受信したデータ内容を確認する（ステップＳ３０）。 - 特許庁 - A main CPU 103 or a sub-CPU 104 obtains a snapshot in accordance with prescribed conditions, and makes a nonvolatile memory 117 store the obtained snapshot.
メインＣＰＵ１０３やサブＣＰＵ１０４は、所定の条件に応じて、スナップショットを取得して、不揮発性メモリ１１７に記憶させる。 - 特許庁 - The access violation detection part monitors the instruction to be executed by the CPU.
アクセス違反検出部は、ＣＰＵが実行する命令を監視する。 - 特許庁 - Consequently, the burden to a CPU can be reduced to prevent a decline in a processing time of the CPU and improve the waveform display update rate.
この結果、ＣＰＵの負担を軽減して、ＣＰＵの処理時間の低下を防止でき、波形の表示更新レートが向上できる。 - 特許庁 - After the CPU 3 inputs the movement completion signal Mc, the CPU outputs the position command signal Pc with respect to a position anterior to the desired position.
ＣＰＵ３は移動完了信号Ｍcを入力すると所望の位置の先の箇所に対する位置指令信号Ｐcを出力する。 - 特許庁 - The CPU 10 notifies the CPU 20 of preparation completion of reading the first program by executing the read-out second program.
ＣＰＵ１０は、読み出した第２のプログラムを実行することで第１のプログラムの読み込み準備完了をＣＰＵ２０に通知する。 - 特許庁 - A semiconductor integrated circuit IC includes rectifier circuits D1 to D4, switched capacitors SC1 and SC2, switched capacitor drive circuits SC_DR1 and SC_DR2, a demodulation circuit ASK_Demod, and internal circuits CPU and NVMU.
半導体集積回路ICは、整流回路D1…D4、スイッチドキャパシタSC1、2、スイッチドキャパシタ駆動回路SC_DR1、2、復調回路ASK_Demod、内部回路CPU、NVMUを具備する。 - 特許庁 - The CPU reads data of the print jobs from each user group (S303).
ＣＰＵは、ユーザグループ毎に印刷ジョブのデータを読み出す（Ｓ３０３）。 - 特許庁 - A CPU 439 drives a switch 470 to turn on a peaking processing circuit 460.
ＣＰＵ439はスイッチ470を駆動してピーキング処理回路460をオンさせる。 - 特許庁 - IC CARD SYSTEM WITH CPU, CARD ISSUING MACHINE, AND READER DEVICE
ＣＰＵ付きＩＣカードシステムとカード発行機及び読取装置装置 - 特許庁 - The counted number of CPU instructions and output information 19 are output as output record data 31 to the software behavior analysis device 100.
カウントしたCPU命令数と出力情報１９とを出力記録データ３１としてソフトウェア挙動解析装置１００へ出力する。 - 特許庁 - The actuator control means generates an actuator driving signal on the basis of the control signal from the control CPU and the CPU diagnostic system.
アクチュエータコントロール手段は、制御用ＣＰＵ及びＣＰＵ診断装置から制御信号に基いて、アクチュエータ駆動信号を生成する。 - 特許庁 - A mode setting section 41 of a CPU 40 sets the photographing mode.
ＣＰＵ４０のモード設定部４１が撮影モードの設定を行う。 - 特許庁 - Meanwhile, each CPU acquires, when itself shifts to the standby system, a default standby CPU number, and sets the number to its own parallel bus control part.
一方、自己が待機系に移行する場合にはデフォルト待機ＣＰＵ番号を取得してこれを自己のバラレルバス制御部にセットする。 - 特許庁 - When a switch group 1 is operated under waiting state of the CPU 5, an interruption signal I2 is delivered from a gate array 6 to the CPU 5.
ＣＰＵ５が待機状態のときに、スイッチ群１を操作すると、ゲートアレイ６から割り込み信号Ｉ２がＣＰＵ５に与えられる。 - 特許庁 - The CPU 730 performs automatic tuning based on the one-segment channel number.
ＣＰＵ７３０は、ワンセグチャネル番号に基づいて自動選局する。 - 特許庁 - When the operation of the CPU B4 fails, operation based on the old program and data of the CPU B3 is continued.
中央演算処理装置B4の運転が失敗した場合には，中央演算処理装置B3の旧プログラム・旧データによる運転を続ける。 - 特許庁 - To control rotational speed of a fan for cooling a CPU so that temperature of the CPU does not excessively rise during a job execution.
ジョブ実行時においてＣＰＵの温度が過度に上昇しないように、ＣＰＵを冷却するファンの回転速度を制御する。 - 特許庁 - The CPU 120 instructs an imaging control part 105 to perform photographing.
ＣＰＵ１２０は撮像制御部１０５に対して撮影を指示する。 - 特許庁 - A CPU 3 detects a telephone number of a opposite party when talking.
ＣＰＵ３は、通話中に通話相手の電話番号を検出する。 - 特許庁 - The CPU 1 has a map display function and a day-night judging function.
ＣＰＵ１は、地図表示機能と昼夜判断機能を持っている。 - 特許庁 - ELECTRONIC INFORMATION EQUIPMENT, CPU CLOCK FREQUENCY SETTING METHOD AND PROGRAM
電子情報機器、ＣＰＵクロック周波数設定方法およびプログラム - 特許庁 - A flash memory rewriting device is provided with plural blocks having a CPU, a flash memory for the CPU, and SIO.
フラッシュメモリ書き換え装置は、ＣＰＵと該ＣＰＵに対して設けられたフラッシュメモリおよびＳＩＯとを有してなるブロックを複数備えている。 - 特許庁 - When the CPU 1 tries to perform the read access of low-order 16 bits, these held data are outputted to a data bus 4 of the CPU 1.
そして、その保持させたデータを、ＣＰＵ１が下位側１６ビットのリードアクセスを行う場合にＣＰＵ１のデータバス４に出力させる。 - 特許庁 - A second CPU makes this error determined pixel into a multi-value pixel using the error diffusion method in parallel with the processing by the first CPU.
第２のＣＰＵはこの誤差確定画素について、第１のＣＰＵによる処理と並行して誤差拡散法による多値化を行う。 - 特許庁 - INTER-CPU COMMUNICATION COPATIBILITY CHECK METHOD BY FIRMWARE VERSION MANAGEMENT
ファームウェア・バージョン管理によるＣＰＵ間通信整合性チェック方法 - 特許庁 - A CPU 4 outputs a bypass write signal to a GDC 6.
ＣＰＵ４が、バイパスライト信号をＧＤＣ６に対して出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
