「data buffer」を含む例文一覧(6933)

＜前へ 1 2 .... 63 64 65 66 67 68 69 70 71 .... 138 139 次へ＞
  • To provide systems and methods for identifying candidates for trapping in a frame buffer by correlating display list object information stored in an object-ID plane with pixel data in the frame buffer.
    オブジェクトＩＤプレーンに保存されるディスプレイリストオブジェクト情報をフレームバッファのピクセルデータと相互に関連付けることによって、フレームバッファのトラッピング対象の候補を特定するシステム及び方法を提供する。 - 特許庁
  • The buffer temporarily stores received packets, that are transmitted from the master node, monitors and outputs a buffer accumulation amount and outputs data using a reproduction clock frequency of the slave node.
    バッファは、マスターノードから送信されるパケットである受信パケットを一時的に保存する共にバッファ蓄積量を観測して出力し、スレーブノードの再生クロック周波数を用いてデータを読み出す。 - 特許庁
  • When DMA processing is continuously performed in one line, jump between head address and end address in a ring buffer which stores image data of forward ring buffer specification is discriminated.
    １ライン内で継続してＤＭＡ処理を行う場合に、順方向のリングバッファ仕様の画像データを格納したリングバッファにおける先頭アドレス及び終了アドレスの跨ぎの発生の有無を判別する。 - 特許庁
  • Even when a data read processing from the command reception buffer is delayed, the command reception buffer is not overwritten with a newly received command and the command from the game control means is not lost.
    コマンド受信バッファからのデータ読出処理が遅れても、新たに受信されたコマンドによってコマンド受信バッファが上書きされることはく、遊技制御手段からのコマンドが消失してしまうことはない。 - 特許庁
  • When transmitting data to the IC card 12 from the device body 11, a clock signal is inputted to clock input of FF2R via a buffer CK1S →a transmission passage CLK → a buffer CK2R.
    装置本体１１からＩＣカード１２に対してデータを送信する場合には、クロック信号が（バッファＣＫ１Ｓ→伝送路ＣＬＫ→バッファＣＫ２Ｒ）を経て、ＦＦ２Ｒのクロック入力へと入力される。 - 特許庁
  • For example, a write system call will copy the data to be written from the user process to a kernel buffer while the process waits, but will usually return from the system call before the kernel buffer is written to the disk.
    たとえば writeシステムコールは、プロセスが待っている間に書き込むデータをユーザプロセスからカーネルバッファにコピーしますが、通常、そのカーネルバッファがディスクに書き込まれる前にシステムコールから戻ります。 - FreeBSD
  • A buffer control part 15 provides a read request to one of the queues of the plurality of channel control parts, and reserves, in the buffer, an area for holding data that is read from the nonvolatile memories.
    バッファ制御部15は、読み出し要求を複数のチャネル制御部のいずれかのキューに供給するとともに、バッファ内に不揮発性メモリから読み出されたデータを保持するための領域を確保する。 - 特許庁
  • When a buffer monitoring part 160 detects the occurrence of a buffer failure, an output image control part 170 changes over output image data selected by an output image selection part 190 to an image generation part 150.
    出力画像制御部１７０は、バッファ監視部１６０がバッファ破綻発生を検出したとき、出力画像選択部１９０で選択する出力画像データを画像生成部１５０に切り替える。 - 特許庁
  • A printer apparatus comprises a received data analyzing part 1, an image memory 2, a receipt buffer 3, an editing part 4, a code buffer 5, a drawing part 6, an image memory 7, and a printing part 8.
    本発明によるプリンタ装置は、受信データ解析部１と、画像メモリ２と、受信バッファ３と、編集部４と、コードバッファ５と、描画部６と、画像メモリ７と、印字部８とにより構成される。 - 特許庁
  • This recorder receives block size information of a block which is to be reserved in a print buffer 4030 and is generated based on a performance of a host device 500 with respect to the print buffer 4030 for storing the recording data by a unit of block.
    記録データをブロック単位で格納するプリントバッファ４０３０に対し、ホスト装置５００の性能に基づいて生成される、プリントバッファ４０３０で確保するブロックのブロックサイズ情報を受信する。 - 特許庁
  • A recording device has a means for restoring a buffer management address, and a means for transferring null data to a recording head, and is constituted such that not only a column trigger but also a latch trigger can be used as a buffer read timing.
    バッファ管理アドレスを復元する手段および記録ヘッドにヌルデータを転送できる手段を有することで、カラムトリガだけでなくラッチトリガもバッファリードタイミングとして使用できるように構成する。 - 特許庁
  • A sound volume data adjustment section adjusts the buffer storage amount to a standard storage amount based on the sound volume detected by the sound volume detection section and the storage amount detected by the buffer storage amount detection section.
    音声データ調整部は、音量検出部が検出した音量及びバッファ蓄積量検出部が検出した蓄積量に基づき、バッファ蓄積量を標準蓄積量に調整する。 - 特許庁
  • A mobile terminal 20 is provided with a reception buffer means 21 and decides the data amount to be stored in a reception buffer, on the basis of the communication interruption time information received from the exchange network at the start of communication.
    移動端末２０は、受信バッファ手段２１を備え、通信開始時に交換網から受信した通信中断時間情報に基づき、受信バッファに蓄積すべきデータ量を決定する。 - 特許庁
  • A memory controller 228 and an I/F section 222 cooperatively control the writing and reading of data to and from line buffer memories 226 while monitoring empty addresses of the line buffer memories 226 on the basis of a line synchronous signal LS.
    メモリコントローラ２２８とＩ／Ｆ部２２２は、協働して、ラインバッファメモリ群２２６の空きアドレスを監視しながら、ライン同期信号ＬＳに基づいてラインバッファメモリ群２２６へのデータ書込みや読出し制御する。 - 特許庁
  • Even if the process to read data from the command receiving buffer delays, no command receiving buffer is overwritten by a newly received command and no command from the game control means is lost.
    コマンド受信バッファからのデータ読出処理が遅れても、新たに受信されたコマンドによってコマンド受信バッファが上書きされることはく、遊技制御手段からのコマンドが消失してしまうことはない。 - 特許庁
  • To reflect control of communication via a buffer memory such as band allocation control, for example, with a delay time of data remained in the buffer memory in a communication apparatus.
    通信装置において、バッファメモリに残っているデータの遅延時間を、例えば帯域割り当て制御というような、バッファメモリを介する通信の制御に反映可能とすることを目的としている。 - 特許庁
  • The block corresponding to the received block size information is reserved in the print buffer 4030, and then the recording data generated based on the performance of the host device 500 is stored in the print buffer 4030.
    次に、受信したブロックサイズ情報に対応するブロックをプリントバッファ４０３０に確保し、ホスト装置５００の性能に基づいて生成される記録データをプリントバッファ４０３０へ格納する。 - 特許庁
  • Clipping is executed at every data processing part 32 corresponding to each divided screen and, then, a Z-value corresponding to a pixel on the screen is compared with the Z-value stored in the Z-buffer through the use of the Z-buffer method.
    各分割スクリーンに対応したデータ処理部３２ごとにクリッピングを行って、Ｚバッファ法により、スクリーン上のピクセルに対応したＺ値とＺバッファに記憶されているＺ値との比較を行う。 - 特許庁
  • At the mode via the auxiliary storage device, data is transferred from a communication task 11 to an image generation task 14 through a first buffer memory 21, an HD writing task 12, HDD 10, an HD reading task 13 and a second buffer memory 22.
    補助記憶装置経由モードでは、通信タスク１１から第１バッファメモリ２１，ＨＤ書込みタスク１２，HDD１０，ＨＤ読出しタスク１３，第２バッファメモリ２２を経てイメージ生成タスク１４に至る。 - 特許庁
  • When the first transmission rate differs from the second transmission rate, the first buffer can be operated to buffer data transmitted between the internal bus and the external inter-integrated circuit bus.
    第１の送信速度が、前記第２の送信速度と異なる場合に、前記第１のバッファは、前記内部バスと前記外部集積回路間バスとの間で送信されたデータをバッファリングするように動作できる。 - 特許庁
  • Therefore, reproduction operation of data from an optical disk in the postroll operation is also continuously performed, and the postroll operation is not intermitted, since no buffer underflow is caused in a reproduction side buffer.
    そのため、ポストロール動作における光ディスクからのデータの再生動作も継続的に行われ、再生側バッファにおいてバッファアンダーフローが発生することが無く、ポストロール動作が途切れることがない。 - 特許庁
  • A packet storage section 50 sequentially stores packets in one of a plurality of buffer areas to store packet received by the packet receiving section 10 and manages the remaining data capacity of the buffer area.
    パケット格納部５０は、パケット受信部１０により受信されるパケットを格納すべき複数のバッファ領域の一つに、パケットを順次格納させるとともに、そのバッファ領域の残データ容量を管理する。 - 特許庁
  • When the buffer pointer becomes a maximal value, signal detection & bit extraction processing is performed and when bit data are buffered for 1 byte, an image in a display buffer 47 is transferred to a liquid crystal display 44 and displayed thereon.
    そして、バッファポインタが最大値になると、信号検出＆ビット取り出し処理を行い、ビットデータが１バイトバッファリングされると、表示バッファ４７の画像を液晶ディスプレイ４４に転送し表示する。 - 特許庁
  • The control system includes a plurality of buffer memories for temporarily storing optical data from documents processed through the scanning station, and a control circuit connected to the buffer memories and the document-feed device.
    制御システムは、走査装置により処理された文書からの光学データを一時的に記憶するための複数のバッファーメモリーと、バッファーメモリーと文書送り装置に接続された制御回路とを含む。 - 特許庁
  • The concentrator/multiplexer comprises a cell buffer 14 for holding a specified data volume of input signal to an ATM processing section 9 sequentially and holding operation of the cell buffer 14 is stopped based on the occurrence of an abnormality.
    ＡＴＭ処理部９への入力信号を逐次、所定データ量保持するセルバッファ１４を備えて構成し、異常の発生に基づいて前記セルバッファ１４の保持動作を停止する。 - 特許庁
  • A block dividing section 102 extracts the tiles in the horizontal direction Tw and the vertical direction Th from image data of a plurality of lines stored in a strive buffer 101 and stores them in a tile buffer 103.
    ブロック分割部１０２は、ストライブバッファ１０１に格納された複数ラインの画像データから水平方向Ｔｗ、垂直方向Ｔｈ画素のタイルを抽出し、タイルバッファ１０３に格納する。 - 特許庁
  • The multiple push key data stored in the simultaneous event buffer 15 is read out into the pronunciation instructing buffer 17, according to the time difference set at a time difference setting part 16, and the syllable names reading is carried out in order.
    同時イベントバッファ１５に格納された複数の押鍵データは、時間差設定部１６で設定される時間差に従って発音指示バッファ１７に読み出され、順次、階名呼称が実行される。 - 特許庁
  • When a state in which buffer underrun occurs in a buffer memory 13 at an address An during recording operation is brought on, the recording data of An (Sn) are recorded in an optical disk and recording is interrupted at An+1 (Sn+1) and afterward.
    記録動作中にアドレスＡnにて、バッファメモリ１３にバッファアンダーランが発生する状態になったとすると、Ａn（Ｓn）の記録データは光ディスクに記録され、Ａn+1（Ｓn+1）からは記録が中断される。 - 特許庁
  • The storage part 102 capable of shifting data in the direction of a row and in the direction of a column is used in common as a buffer area for a wavelet conversion part 101 and as a buffer area for an encoding/decoding part 109.
    行方向及び列方向へデータシフト可能な記憶部１０２を、ウェーブレット変換部１０１のためのバッファ領域及び符号化復号化部１０９のためのバッファ領域として共用する。 - 特許庁
  • When low-rank bits represent predetermined data, a first selection voltage (VL) selected in the first selection circuit (16) is directly output to a third node (N3) without routing the first buffer (11) and the second buffer (12).
    また、下位ビットが所定のデータのときに、第１バッファ（１１）と第２バッファ（１２）を介さないで、第１選択回路（１６）で選択した第１選択電圧（ＶＬ）を第３ノード（Ｎ３）に直接出力する。 - 特許庁
  • A chunk merge unit 100 keeps on storing pixel data entered from a rasterizer 10 into a chunk data buffer 110 by the fragment termed a chunk, and when pixel data contained in the chunk of the same position as the chunk already stored in the chunk data buffer 110 are entered from the rasterizer 10, merges the two chunks if no conflict of pixel data occurs.
    チャンクマージユニット１００は、ラスタライザ１０から入力されたピクセルデータをチャンクというフラグメント単位で、チャンクデータバッファ１１０に格納していくとともに、チャンクデータバッファ１１０に既に格納されているチャンクと同一位置のチャンクに含まれるピクセルデータがラスタライザ１０から入力された場合には、ピクセルデータの抵触が生じなければ、２つのチャンクをマージする。 - 特許庁
  • This data processor 20 defines, when determining the address of the first data reading position in an annular buffer 5, a value calculated by adding the number of memories of a surplus area 51 to the value of the next writing position on the annular buffer 5 connected to a next writing position register 4 as the first arithmetic data reading position, and successively reads out the arithmetic data from the first arithmetic data reading position.
    データ処理装置２０は、環状バッファ５における最初のデータ読出位置のアドレスを決定する際に、次回書込位置レジスタ４に格納されている環状バッファ５上の次回書込位置の値に対し、余剰エリア５１のメモリ数を加算した値を最初の演算データ読出位置とし、この最初の演算データ読出位置から演算データを順次読み出すことを特徴とする。 - 特許庁
  • To provide a stream controller, a stream enciphering/deciphering device, and a stream enciphering/deciphering method such that change in data processing system does not affect buffer control when data transfer between processing blocks which perform data processing, such as ciphering/deciphering processing, for a stream by a plurality of data processing systems differing in amount of data to be processed and processing time, is carried out through a buffer.
    ストリームに対して、暗号化／復号化処理など、処理対象のデータ量、処理期間がそれぞれ異なる複数のデータ処理方式のデータ処理を行う処理ブロック間のデータ転送を、バッファを介して行う際に、データ処理方式の変更がバッファ制御に影響しないストリーム制御装置、ストリーム暗号化／復号化装置、および、ストリーム暗号化／復号化方法を提供する。 - 特許庁
  • The data transfer apparatus 30 executes a reading process of reading each pixel data specified by the coordinate in the column direction and the coordinate in the row direction calculated by the CPU 20 from the image memory 10 to transfer the readout pixel data to the buffer memory 40, and a writing process of transferring the pixel data stored in the buffer memory 40 to the image memory 10 as the pixel data composing the second image.
    データ転送装置３０は、ＣＰＵ２０が計算した列方向の座標及び行方向の座標により特定される各画素データを画像メモリ１０から読み出してバッファメモリ４０に転送する読み出し処理と、バッファメモリ４０に格納された画素データを第２の画像を構成する画素データとして画像メモリ１０に転送する書き込み処理を行う。 - 特許庁
  • For readout processing of stream data transferred by using isochronous transfer, a USB transfer controller 104 is provided with a function of storing the receive data in successive buffer areas with a signal for switching the storing method in the buffer areas and a data quantity counter 103 which stores the total number of data in a storage device 102 so that the receive data readout processing can be carried out faster by software.
    アイソクロナス転送を用いて転送されるストリームデータの読み出し処理において、ＵＳＢ転送制御装置１０４にバッファ領域への格納方法を切り替える信号により連続したバッファ領域に受信データを格納する機能と、記憶装置１０２内の総データ数を記憶するデータ数カウンタ１０３を設けることで、ソフトウェアによる受信データ読み出し処理を高速化する。 - 特許庁
  • The data transfer device 30 performs read processing for reading from the image memory 10 respective pixel data specified by the coordinates, in the column direction and in the row direction, calculated by the CPU 20 and transferring the read pixel data to a buffer memory 40, and write processing for transferring the pixel data stored in the buffer memory 40 to the image memory 10 as pixel data constituting the second image.
    データ転送装置３０は、ＣＰＵ２０が計算した列方向の座標及び行方向の座標により特定される各画素データを画像メモリ１０から読み出してバッファメモリ４０に転送する読み出し処理と、バッファメモリ４０に格納された画素データを第２の画像を構成する画素データとして画像メモリ１０に転送する書き込み処理を行う。 - 特許庁
  • An image input part 21 reads out original moving image data 25a, decodes an image for one frame and stores the decoded image in a frame buffer 15.
    画像入力部２１は、元動画像データ２５ａを読み込み、１フレーム分の画像をデコードしてフレームバッファ１５に格納する。 - 特許庁
  • Moreover, the present invention also provides for a method of controlling a mobile data entry in the hierarchical buffer system.
    また、本発明は、階層的バッファ・システム中で移動式データ・エントリを制御する方法を提供していると見ることもできる。 - 特許庁
  • A switching function section 330 gives the data to an output buffer read write control section 330 of a corresponding output channel.
    スイッチング機能部３３０は、該データをそのまま該当する出力回線の出力バッファ読み書き制御部３３０側へ渡す。 - 特許庁
  • After bit map data are initially developed to each band of the band buffer 45, printing with driving the printing engine 50 is started.
    そして、バンドバッファ４５の各バンドにビットマップデータを初期展開した後に、印刷エンジン５０を駆動した印刷を開始する。 - 特許庁
  • Output terminals Y1-Y8 of the data buffer IC 164b are respectively connected to input terminals CM[7]-[0] of the VDP 165.
    データバッファＩＣ１６４ｂの出力端子Ｙ１〜Ｙ８はそれぞれＶＤＰ１６５の入力端子ＣＭ［７］〜［０］に接続される。 - 特許庁
  • To provide an image processing apparatus rotating image data at an arbitrary angle and having a small memory size by eliminating uselessness in memory size of a ring buffer.
    リングバッファのメモリサイズの無駄を無くし、小さなメモリサイズで任意角回転を実現する画像処理装置を提供する。 - 特許庁
  • In this case, data under the execution of configuration change exist on a disk, a space disk, and a buffer configuring an RAID group.
    このとき構成変更実施中のデータはＲＡＩＤグループを構成するディスク、スペアディスクおよびバッファ上に存在している。 - 特許庁
  • To guarantee the quality of communication for each application by controlling a buffer while recognizing an application on packet data being transferred.
    転送するパケットデータ上のアプリケーションを認識してバッファを制御することにより、アプリケーション毎に通信品質を保証する。 - 特許庁
  • When a binding margin is set, writing of data into a page buffer 1 is started from an address corresponding to a set binding margin.
    綴じ代が設定された場合に、ページバッファ１へのデータの書込みを、設定された綴じ代に対応したアドレスから開始する。 - 特許庁
  • The device can refer data stored in the ring buffer 26 before and after the failure occurrence from a high order calculator 3 through the network 4.
    上位計算機３から異常発生時前後のリングバッファ２６に記憶されたデータをネットワーク４を介して参照できる。 - 特許庁
  • To protect data on a cache or on a buffer being an exchange member when performing the hot plug exchange of a controller board or device.
    コントローラボードあるいはデバイスのホットプラグ交換をおこない際に、交換部材のキャッシュあるいはバッファのデータの保護を行う。 - 特許庁
  • The contents of the program RAM 145 and the data RAM 144 are downloaded from a process controller 18 to a host buffer 146.
    プログラムＲＡＭ１４５およびデータＲＡＭ１４４の内容は、プロセス・コントローラ１８からホスト・バッファ１４６にダウンロードされる。 - 特許庁
  • On the basis of the pseudo line synchronizing signal, the deterioration of data transfer performance between a video DMAC 202 and a line buffer 204 is detected.
    疑似ライン同期信号に基づいて、ビデオＤＭＡＣ２０２とラインバッファ２０４間のデータ転送性能低下を検出する。 - 特許庁
  • At the same time, the access determination storage circuit (38) causes a writing access buffer (39) to store the writing destination address and data to be written.
    また同時に、アクセス判定記憶回路(38)は、書き込みアクセスバッファ(39)に書き込み先アドレスと書き込まれるべきデータを格納させる。 - 特許庁
＜前へ 1 2 .... 63 64 65 66 67 68 69 70 71 .... 138 139 次へ＞

例文データの著作権について