「data buffer」を含む例文一覧(6933)
＜前へ 1 2 .... 67 68 69 70 71 72 73 74 75 .... 138 139 次へ＞- The dividing pattern determining section 204 of a line thermal printer 100 takes out next one dot line data stored in a print buffer 212 and determines logical block data corresponding to the print data for logical blocks subjected to divided printing based on physical block data.
ラインサーマルプリンタ１００の分割パターン決定部２０４は、印字バッファ２１２に格納された次回の１ドットラインデータを取り出し、物理ブロックデータに基づいて、分割印字するための論理ブロック分の印字データに対応する論理ブロックデータを決定する。 - 特許庁 - This buffering device 1 receives data of operation results from a plurality of terminals set on a manufacturing line, and for receiving data in a buffer 5, and transmits the data of the operation results from the manufacturing line to the destination of a database which stores the data.
本発明のバッファリング装置１は、製造ライン上に設置された複数の端末から作業結果のデータを受信してバッファ５に保持し、該製造ラインからの作業結果のデータを蓄積するデータベース宛てに送信する処理を行う。 - 特許庁 - To promptly decrease data residual amount of a transmission data buffer and stably transmit data when communication channels are changed in a communication system where data is transmitted in a communication network which performs a band reservation type media access control.
帯域予約型のメディアアクセス制御を行う通信ネットワークでデータを伝送する通信システムにおいて、通信チャンネルの変更時に、送信データバッファのデータ残量を速やかに減少させ、安定してデータ伝送を行うことができるようにする。 - 特許庁 - The input buffer unit buffers input data which are externally and asynchronously input through two or more channels by different input clock signals and outputs buffered data as first data and first data enabling signals.
入力バッファ部は２つ以上のチャネルを通じて外部から非同期的に入力される入力データを相異なる入力クロック信号によりバッファリングし、バッファリングされた結果を第１データ及び第１データイネーブル信号として出力する。 - 特許庁 - A buffer 656 stores data related to control of the HPDD 644 or the LPDD 648, or positively buffers data between the HPDD 644 and the LPDD 648, and optimizes data block size to increase data transfer speed.
バッファ６５６はＨＰＤＤ６４４やＬＰＤＤ６４８の制御に関係したデータを記憶し、あるいはＨＰＤＤ６４４とＬＰＤＤ６４８との間のデータを積極的にバッファし、データブロックサイズを最適化してデータ転送速度を増大する。 - 特許庁 - When the overrate data is transmitted, an overwrite state of the ring buffer 2 is detected, an ID list of the overrate data is created and the ID is set in registers R1 to R7 with ID by which the data is transferred to the data table 3 at the specified cycle in a control part 1.
オーバーレートデータが送信されると、制御部１では、リングバッファ２のオーバーライト状態を検知し、オーバーレートデータのＩＤリストを作成し、所定周期でデータがデータテーブル３に転送されるＩＤ付レジスタＲ１〜Ｒ７にそのＩＤを設定する。 - 特許庁 - The synthesized image data are subject to interleave processing in matching with the display resolution of an LCD color monitor 3, and the resulting image data are stored in an display image data area of the buffer memory 207 so that the LCD color monitor 3 displays the data in the picture-in-picture form.
合成された画像データがＬＣＤカラーモニター３の表示解像度に合わせて間引き処理され、バッファ用メモリ２０７の表示画像データ用領域に格納されることにより、ＬＣＤカラーモニター３にピクチャー・イン・ピクチャー表示される。 - 特許庁 - A data division processing section 11a divides image data of each page included in a multi-TIFF file before conversion stored in a first file storage region 17a for each data of a predetermined size, and sequentially overwrites and stores the divided data in a first buffer region 17c.
データ分割処理部１１ａは、第１のファイル記憶領域１７ａに記憶されている変換前のマルチTIFFファイルに含まれる各ページのイメージデータを、所定サイズのデータごとに分割し、第１のバッファ領域１７ｃに順次上書き保存する。 - 特許庁 - Voiceless sound data are deleted from the reproduced voice data in the unit section of 600 seconds in 2,400-sample units and only voiced sound data are segmented in 2,400-sample units, and the voiced sound data which are compressed to 1/X are written to an output buffer and read out at a specific rate.
６００秒分の単位区間の再生音声データから、無音データを２４００サンプル単位で削除し、有音データのみを２４００サンプル単位で切出し、１／Ｘに圧縮した有音データは出力バッファに書込み、所定のレートで読出す。 - 特許庁 - Compressed data stored in a compression data storage memory 16 are expanded by each division page, and a compression data storage buffer 19 stores a compression data address at the head of a succeeding division page and its reference line every time the expansion of one page is finished.
圧縮データ格納メモリ１６に格納される圧縮データを、分割の１ページ毎に伸長し、１ページ終了するたびに分割の次ページの先頭の圧縮データアドレスとその参照ラインを圧縮データ格納バッファ１９に格納する。 - 特許庁 - This display controller performs the superposing of plural display pictures by managing properties of respective windows while converting them into intermediate data in which they are easily hard-controlled and by reading out display picture data based on the intermediate data from a VRAM 3 (video RAM) to a line buffer 13 and by composing the display picture data of respective windows.
各ウインドウのプロパティをハード制御し易い中間データに変換して管理し、該中間データを基に表示画像データをＶＲＡＭ３からラインバッファ１３に読みだし、各ウインドウの表示画像データを合成することにより行う。 - 特許庁 - Concerning the respective blocks of a buffer memory 13, an access monitoring means 123 monitors data writing history by a data writing means 121 and a data reading history by a data reading means 122 and updates access information (round bit) based on this monitoring result.
アクセス監視手段１２３は、バッファメモリ１３の各ブロックについて、データ書込手段１２１によるデータ書き込み履歴およびデータ読出手段１２２によるデータ読み出し履歴を監視して、この監視結果に基づいてアクセス情報（Roundビット）を更新する。 - 特許庁 - A controller 20 temporarily holds print data supplied from a host computer 10 in a built-in HD 24, temporarily holds the print data in a PDL buffer 26-2, and develops the PDL data in a frame memory 26-1 so as to generate image data.
コントローラ２０は、ホストコンピュータ１０から供給されたプリントデータを内蔵ＨＤ２４に一旦保持し、このプリントデータをＰＤＬバッファ２６−２に一時的に保持し、ＰＤＬデータをフレームメモリ２６−１に展開して画像データを生成する。 - 特許庁 - When image data is read from a memory 1 and written to an HDD 4, an HDD I/F 3 accumulates the image data transferred by a DMAC 2 in a retry buffer, and writing of the image data to the HDD 4 is performed after completion of accumulation for one transfer portion of data.
メモリ１からリードし、ＨＤＤ４へ画像データをライトする場合、ＨＤＤ Ｉ／Ｆ３ではＤＭＡＣ２より転送された画像データをリトライ用バッファに蓄積し、１回の転送分蓄積終了したらＨＤＤ４へ画像データをライトする。 - 特許庁 - In a digital electronic static camera, an image data holding part 3 holds multiple screenful worth of image data by holding a screenful worth of image data sent from a signal processing part 2 at prescribed intervals of moving images while shifting a screenful worth of image data among more than one buffer 30 to 3m.
画像データ保持部３は、信号処理部２から所定の動画周期で送られる１画面分の画像データを、複数のバッファ３_０〜３_ｍの間でシフトさせつつ記憶して保持することにより、複数画面分の画像データを保持する。 - 特許庁 - A printer-side control unit 27 divides an image buffer 50 into blocks of a size where the image data having the largest data size can at least be deployed among the image data related to each input job, and deploys the image data by the divided block.
プリンター側制御部２７は、入力される各ジョブに係る画像データのうち、データサイズの最も大きい画像データが少なくとも展開可能なサイズのブロックごとに画像バッファー５０を分割し、分割したブロックごとに、画像データを展開する。 - 特許庁 - Transfer gates 50 and 51 alternately transfer data transferred to the pair of data lines DBa and DBb to a data line pair RDB in each cycle of the clock CLK, and the data are amplified by a read amplifier 25 and outputted to an input-output buffer 27.
データ線対ＤＢａ，ＤＢｂに転送されたデータはトランスファゲート５０，５１によってクロックＣＬＫの１周期ごとに交互にデータ線対ＲＤＢに転送され、リードアンプ２５によって増幅され入出力バッファ２７へ出力される。 - 特許庁 - When received data is switched from sound data (data (1), (2)) of the first sound source to sound data (data (3)) of the second sound source, a control value of the output volume of the sound data of the second sound source is supplied to an amplifier according to the timing that the sound data of the second sound source is supplied from the output buffer to a D/A converter.
受信したデータが第１の音源の音声データ（データ（１），（２））から第２の音源の音声データ（データ（３））に切り替わった場合、第２の音源の音声データが出力バッファからＤ／Ａ変換器に供給されるタイミングに合わせて、第２の音源の音声データの出力音量の制御値を増幅器に供給する。 - 特許庁 - A data transfer module 69 in a data control substrate 20 side transfers a data DATA in which a waveform kind data WD (header) generated by a waveform kind data generating part 67 is added to a delivery data SI read out from a buffer 68, at a period synchronized with the timing signal TS generated based on an encoder pulse signal ES by a PLL 66.
データコントロール基板２０側のデータ転送モジュール６９は、バッファー６８から読み出した吐出データＳＩに波形種データ生成部６７が生成した波形種データＷＤ（ヘッダー）を付したデータＤＡＴＡを、ＰＬＬ６６がエンコーダーパルス信号ＥＳに基づき生成したタイミング信号ＴＳに同期した周期で転送する。 - 特許庁 - When data (AAH) irrelevant to recording data has been stored in a lower address (even address) of head word data of the run length compressed recording data stored in a receiving buffer section 42 (main memory), the irrelevant byte data of the lower address of the word data including the head byte data is nullified by masking to be developed by a decode circuit 28.
受信バッファ部４２（メインメモリ）に格納されているランレングス圧縮された記録データの先頭のワードデータの下位アドレス（偶数アドレス）に記録データとは無関係なデータ（ＡＡＨ）が格納されている場合には、先頭のバイトデータを含むワードデータの下位アドレス（偶数アドレス）の無関係なバイトデータをマスクして無効にしてからデコード回路２８にて展開する。 - 特許庁 - When writing data to a first storage medium is instructed by a host device 13-1, a cache memory managing unit of a primary data storage device 10-1 secures a cache area for storing designated data as write back data and a buffer area for transmitting the designated data to an auxiliary data storage device 10-2 in a first cache memory, and writes the data into each of them.
正データ記憶装置１０-1のキャッシュメモリ管理部は、第１の記憶媒体へのデータの書き込みがホスト装置１３-1から指定された場合、指定されたデータをライトバックデータとして記憶するためのキャッシュ領域と、指定されたデータを副データ記憶装置１０-2に送信するためのバッファ領域とを第１のキャッシュメモリに確保しそれぞれにデータを書き込む。 - 特許庁 - To provide a data receiver that can reproduce data normally, without causing overflows in a buffer by solving the problem in the conventional data receiver, that it cannot reproduce the data normally because of overflowed buffers, when the conventional data receiver is not in matching with a transmitter side device, and to provide a data transmission/reception system and a recording medium storing a data reception program.
従来のデータ受信装置では、送信側装置との整合性がとれないと、バッファがオーバーフローし、正常な再生ができないという問題点があったが、本発明では、バッファがオーバーフローを起こすことなく、正常にデータを再生できるデータ受信装置、データ送受信システム及びデータ受信プログラムを格納した記録媒体を提供する。 - 特許庁 - The IP telephone apparatus (1) includes a jitter buffer (13) for equalizing irregular packet intervals in voice data packet reception of IP phone, and has a control means (jitter buffer control part 17) for controlling the jitter buffer (13), in synchronism with the transmission timing of facsimile communication procedures.
ＩＰ電話装置（１）は、ＩＰ電話の音声データパケット受信において不規則なパケット間隔を等間隔にするためのジッタバッファ（１３）を含み、ファクス通信手順の送出タイミングと同期してジッタバッファ（１３）を制御する制御手段（ジッタバッファ制御部１７）を有する。 - 特許庁 - A printer driver section 30 of a host computer 10 has a command creating section 31 which generates a command and stores the command in a buffer 13a, and a command transmitting part 37 which packets the command and transmits it to a printer 40 when a command of a data quantity equivalent to a buffer capacity is accumulated in the buffer 13a.
ホストコンピュータ１０のプリンタドライバ部３０は、コマンドを生成してコマンドをバッファ１３ａに格納するコマンド生成部３１と、バッファ１３ａにバッファ容量相当のデータ量のコマンドが溜まるとコマンドをパケット化してプリンタ４０へ送信するコマンド送信部３７とを有する。 - 特許庁 - A communication state judgment means judges whether the communication system is at a state for performing communication or at a state for not performing communication and a buffer amount judgment means judges whether or not an amount of data written in the buffer is at predetermined ratio or more to capacity of the buffer.
通信状態判定手段が通信する状態であるか或いは通信しない状態であるかを判定し、バッファ量判定手段がバッファに書き込まれているデータの量が当該バッファの容量に対して所定の割合以上であるか否かを判定する。 - 特許庁 - The data are stored in a ring buffer memory 5 at a predetermined input rate, after the readout to a error-correction circuit 9 and error-correction processing are performed, they are again written in the ring buffer memory 5, and then is applied from the ring buffer memory 5 to a decode section 20 at an output rate below the input rate.
このデータは、リングバッファメモリ５に、所定の入力レートで記憶され、誤り訂正回路９に読み出されて誤り訂正処理がなされた後、再度リングバッファメモリ５に書き込まれ、リングバッファメモリ５から入力レート以下の出力レートで、デコード部２０に供給される。 - 特許庁 - In synchronism with this reception interrupt, the remaining capacity of a reproducing buffer is checked to control the frequency of a reproduction clock generated by a clock generating circuit 15 according to whether the remaining capacity increases or decreases, and the audio data buffered in the receiving buffer are transferred to the reproducing buffer.
この受信割り込みに同期して、再生バッファの残量をチェックし、この残量の増加・減少に応じてクロック発生回路１５が発生する再生クロックの周波数を制御するとともに、受信バッファにバッファしているオーディオデータを再生バッファに転送する。 - 特許庁 - This invention provides the digital filter where the array of filter coefficients (tap coefficients) is extended and reading of data from the ring buffer is started from a head (or end) of the ring buffer continuously up to the end (or head) of the ring buffer in a way of not exceeding the boundary of the buffers and provides its processing method.
フィルタ係数（タップ係数）の配列を拡張するとともに、リングバッファからのデータの読み出しは、リングバッファの先頭（または終端）から開始してリングバッファの終端（または先頭）までバッファの境界を越えないよう連続して読み出すデジタルフィルタおよびその処理方法。 - 特許庁 - When a state continuously takes places that a small capacity buffer B1-1 of one input port transfers cell data and a small capacity buffer B4-1 of other port stores cells to be transferred, the small capacity buffer B4-1 stores a plurality of cells of the same destination.
入力ポート１_1の小容量バッファB1-1だけが転送を行っており、入力ポート１_4では転送しようとするセルを小容量バッファB4-1に蓄積しているような状態が連続して生じる場合、小容量バッファB4-1の内部に同じ宛先の複数のセルが蓄積される。 - 特許庁 - A digital still camera 1 is equipped with a microcomputer 18 which compares the number of images stored in a buffer RAM 15 with the maximum number of images that can be stored in the buffer RAM 15 and permits the still camera to take an image when it is found that at least image data on a single image can be recorded in the buffer RAM 15.
デジタルスチルカメラ１は、バッファＲＡＭ１５に記憶された画像数とバッファＲＡＭ１５に記憶可能な最大画像数とを比較し、バッファＲＡＭ１５に少なくとも１枚でも画像データの記録が可能であれば、撮影を許可するマイクロコンピュータ１８を備える。 - 特許庁 - A buffer control part 21c and a control part 30 monitor a data amount of the buffer part 21a and make a short packet generating part 28 generate a short packet for notifying an opposite side line connecting device of a congesting state when the data amount becomes a predetermined threshold or more.
バッファ制御部２１ｃ及び制御部３０は、バッファ部２１ａのデータ量を監視し、予め定められた閾値以上になったときに、輻輳状態を対向側の回線接続装置に通知するためのショートパケットをショートパケット生成部２８に生成させる。 - 特許庁 - The I/O buffer 33 has output buffers 41A and 41B for outputting data transmitted from the USB controller 16 to another device, and the differential input buffer 43 for inputting a differential signal of data received from another device into the USB controller 16.
Ｉ／Ｏバッファ３３は、ＵＳＢコントローラ１６から送信されるデータを他の機器へ出力するための出力バッファ４１Ａ，４１Ｂと、他の機器から受信されるデータの差動信号をＵＳＢコントローラ１６に入力するための差動入力バッファ４３とを有する。 - 特許庁 - If the number of coded data in the buffer 34 tends to decrease below the standard number of stored data successively a specified number of times, it regards the buffer underflowing and instructs a processor 35 to interrupt the operation for at least one cycle in a reproducing period.
また、バッファ３４内の符号化データ数が所定回連続して前記標準データ格納数より減少傾向である場合は、アンダーフロー傾向にあると判断し、処理部３５に、前記再生周期の少なくとも１周期分、動作を中断させる。 - 特許庁 - Data transfer is performed between a buffer section of one side of the memory bank and the nonvolatile memory section in response to instruction of access operation, in parallel to this operation, control of interleave operation performing data transfer between a buffer section of the other side of the memory bank and the outside can be performed.
アクセス動作の指示に応答して、メモリバンクの一方のバッファ部と不揮発性メモリ部との間でデータ転送を行ない、これに並行して当該メモリバンクの他方のバッファ部と外部との間でデータ転送を行なうインタリーブ動作の制御が可能である。 - 特許庁 - Concerning the fixed point operation, a writing signal value is generated according to a writing model, the bit number therein is reduced corresponding to the bit number in each of data values required for the frame buffer, and a writing data value is sent as a color value to the frame buffer.
固定小数点演算は、ライティング・モデルに従ってライティング信号値を発生し、その中のビット数が、フレーム・バッファによって必要とされる各々のデータ値のビット数に対応するように縮小され、ライティング・データ値がカラー値としてフレーム・バッファへ送られる。 - 特許庁 - When a page of intermediate data is stored in a page buffer 5020 and a page under processing or a page waiting processing exists in the page buffer 5020, a rendering predicting section 5070 makes a decision whether head two bands in the intermediate data can be rendered between sheets or not.
１ページ分の中間データがページバッファ５０２０に格納されると、ページバッファ５０２０に処理中または処理待ちのページが存在する場合には、レンダリング予測部５０７０にて、中間データの内の先頭２バンドが紙間でレンダリング可能かどうかが判定される。 - 特許庁 - A network interface controller performs direct data placement for a memory when all segments connected specifically are aligned, i.e., carries out the cut-through without accessing a reassembly buffer, and moves the data through the reassembly buffer when all segments are non-aligned.
ネットワーク・インタフェース・コントローラは、特定の接続の全セグメントが整列している場合にはメモリに直接データ配置を行い、すなわちリアセンブリ・バッファにアクセスすることなくカットスルーを行い、全セグメントが非整列である場合にはリアセンブリ・バッファを通してデータを移動させる。 - 特許庁 - The decoding part 12 interrupts acquisition of PES data from the PES buffer 11 corresponding to detection of the PES packet boundaries by the boundary detection part 15, and restarts data acquisition from the PES buffer 11 based on analysis processing results from the packet analysis part 17.
復号化部１２は、境界検出部１５によるＰＥＳパケット境界の検出に応じてＰＥＳバッファ１１からのＰＥＳデータの取得を中断し、パケット解析部１７による解析処理結果に基づいて、ＰＥＳバッファ１１からのデータ取得を再開する。 - 特許庁 - When the buffer memory 38 becomes the FULL state while not receiving the all data, a timer is started by a system controller 32, and residual data are stored in a spare area of the buffer memory 38 before the timing to reset by the host device, then the standby state is interrupted.
バッファメモリ３８が全データを受信しないままＦＵＬＬ状態となった場合、システムコントローラ３２はタイマをスタートさせ、ホスト装置がリセットをかけるタイミングに達する前に残存データをバッファメモリ３８の予備領域に格納して待機状態を中断する。 - 特許庁 - When a track buffer 2 is an empty state, and/or a data read from the track buffer 2 is halted by a read control signal 12, the signal processing circuit is configured so as to change over an input data 14 of an audio processing circuit 8 to a fixed value by a selector 15.
トラックバッファ２がエンプティ状態であったり、読み出し制御信号１２によりトラックバッファ２からの読み出しデータが停止されたりした場合は、セレクタ１５によりオーディオ処理回路８の入力データ１４を固定値に切り換える様に構成されている。 - 特許庁 - The circuit also executes the steps of reading the image from the buffer 26b at a suitable timing by a CPU 17, executing a software processing such as a high efficiency encoding or the like by utilizing a temporary storage data buffer 26c, and storing and preserving the processed data in a storage medium 30 (step 12).
次にＣＰＵ１７は適当なタイミングで画像を処理データバッファ２６ｂから読出し、一時記憶データバッファ２６ｃを利用して高能率符号化処理などのソフトウェア処理を施し、その処理データを記憶媒体３０に格納し保存する（ステップ１２）。 - 特許庁 - A receive buffer monitor circuit 21 monitors the amount of data accumulated in a receive buffer 6, and when the amount of accumulated data exceeds a higher threshold, a reception clock generating circuit 8 sets the frequency of the generating reception clock to a higher frequency.
受信バッファ監視回路２１は、受信バッファ６に蓄積される受信データのデータ量を監視し、蓄積データ量が上側の閾値より大きくなったとき、受信クロック発生回路８が発生する受信クロックの周波数を、より高い周波数に設定させる。 - 特許庁 - A transmitter's number transmitted by an ASCII code from an exchange is first written in a buffer (S3) and, regarding each number composing the transmitter's number written in the buffer, data of low-order 4 bits are taken out from leading data of 1 bit in turn (S4, S6 and S11).
交換機からＡＳＣＩＩコードで送られる発信者番号は、まずバッファへ書き込まれ（Ｓ３）、そのバッファへ書き込まれた発信者番号を構成する各番号は、先頭の１バイトのデータから順に下位４ビットのデータが取り出される（Ｓ４，Ｓ６，Ｓ１１）。 - 特許庁 - The scan system conversion means includes a buffer memory and gives a control signal for stopping an output of the image data after the resolution conversion to the resolution conversion means in response to an acquisition request of the image data from the image compression means and a utilizing state of the buffer memory.
スキャン方式変換手段はバッファメモリを備え、画像圧縮手段からの画像データの取得の要求と、バッファメモリの利用状況とに応じて、解像度変換手段に、解像度変換後画像データの出力を停止させる制御信号を供給する。 - 特許庁 - In this signal processing circuit, the CPU 1 of a data transfer side is not provided with an output buffer, and data to be transferred to the CPU 2 of a receiving side is directly written in the input buffer of the CPU 2 of the receiving side by using a DMA control circuit 9.
本発明の信号処理回路は、データ転送側のＣＰＵ１に出力バッファを設けず、受信側のＣＰＵ２に転送するべきデータはＤＭＡ制御回路９を用いて直接受信側のＣＰＵ２の入力バッファに書き込む構成をとる。 - 特許庁 - Namely, a 2nd PMOS 32 and a 1st NMOS 33, having the gates connected to a data input/output buffer control circuit 24, are connected to a conventional data input buffer 22 composed of a 1st PMOS 31 and a 2nd NMOS 34, which are in series with the 2nd NMOS 34.
すなわち、第１ＰＭＯＳ３１と第２ＮＭＯＳ３４とからなる従来のデータ入力バッファ２２に、データ入出力バッファ制御部２４へゲートが接続された第２ＰＭＯＳ３２と第１ＮＭＯＳ３３とを第２ＮＭＯＳ３４直列に接続したものである。 - 特許庁 - A delay buffer 112 delays caption data coded by a coding section 106, and delay buffers 115, 116 delay the coded caption data in a delay time decreased more than the delay time of the delay buffer 112 by an interleave time length or over.
符号化部１０６により符号化された字幕データを遅延バッファ１１２により遅延させると共に、遅延バッファ１１２の遅延時間よりも時間インターリーブ長以上短くした遅延時間で、上記符号化された字幕データを遅延バッファ１１５，１１６により遅延させる。 - 特許庁 - To unnecessitate a data buffer for delay update in a computer which performs the reference and update of a database on secondary storage on a data buffer provided in a main storage and also reflects an updated page in the database asynchronously with processing by an application program.
二次記憶上のデータベースに対する参照および更新を主記憶に設けたデータバッファ上で行い且つ更新されたページのデータベースへの反映をアプリケーションプログラムによる処理と非同期に行う計算機において、遅延更新用のデータバッファを不要にする。 - 特許庁 - Data of a recording source after the recording key is operated are stored in a buffer memory and, when the recording medium is positioned at the recordable position and recording is started, the data stored in the buffer memory are read and recorded in the recording medium.
また、録音キー操作時点以降の録音ソースのデータをバッファメモリに蓄積するようにして、記録媒体が記録可能位置に配置されて記録を開始するときには、このバッファメモリに蓄積されたデータを読み出して、記録媒体に記録していくようにする。 - 特許庁 - When a program switching operation is performed, a buffer control part 32 makes the encoded data of the program of the switching destination be supplied from the buffer part 18 for the changeover to a decoding part 15, and a decoding control part 33 makes the decoding part 15 decode the encoded data of the program of the switching destination supplied from the buffer part 18 for the changeover to the decoding part 15.
番組切り換えの操作が行われた場合、バッファ制御部３２は、切り換え先の番組の符号化データを、切り換え用バッファ部１８からデコード部１５に供給させ、デコード制御部３３は、切り換え用バッファ部１８からデコード部１５に供給される切り換え先の番組の符号化データを、デコード部１５にデコードさせる。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
