「data cache」を含む例文一覧(2143)
＜前へ 1 2 .... 33 34 35 36 37 38 39 40 41 42 43 次へ＞- To provide a driver that is connected to a recording and reproducing master unit for an information recording medium and that can properly predict an address of reproduced data to conduct cache processing in the case of reproducing data recorded on the information recording medium.
情報記録媒体の記録・再生用の主装置に接続されるドライブ装置であって、情報記録媒体に記録されたデータの再生に際して、適切に再生するデータのアドレスを予測してキャッシュ処理を行うことができるドライブ装置を提供する。 - 特許庁 - To provide a communication proxy device for realizing access to latest information data at high speed while utilizing a cache and realizing high- speed access control by a simple instruction without changing a server device or a client device for an access request to information data.
情報データへのアクセス要求に対して、サーバ装置やクライアント装置を変更せずに、キャッシュを生かしながら高速でかつ最新の情報データへのアクセスを実現し、かつ、簡単な指示で高速なアクセス制御を実現する通信プロキシ装置を提供する。 - 特許庁 - When a fault recognition part 71 of a processor 7 detects abnormality occurring to a fan 5, etc., a saving process means 72 saves data which do not have been written to HDDs 3-1 to 3-n yet among the data stored in the cache memory 8 in response.
プロセッサ７の障害認識部７１がファン５等で発生した異常を検出すると、これを受けて退避処理手段７２がキャッシュメモリ８に記憶されているデータで、ＨＤＤ３−１〜３−ｎへの書込みが完了していないデータの退避処理を実行する。 - 特許庁 - A data access server program stores parts of information which are predicted to be useful for speeding up retrieval when being cached, in logical volumes into cache areas for the logical volumes which are provided on a memory area of a data access server 5 correspondingly to respective logical volumes.
データアクセスサーバプログラム５０は、論理ボリュームの内、キャッシュしておくと、検索の高速化に役立つと予想される情報の一部を、データアクセスサーバ５のメモリ領域上に、論理ボリュームそれぞれに対応して設けられた論理ボリュームのキャッシュ領域に記憶する。 - 特許庁 - The HDD 4 reads a FAT on the disk 11 to a memory 19 inside the HDD corresponding to a mode switching instruction from the host device 2, tentatively writes the data in the disk cache area, refers to the FAT read to the memory, and moves the data to a user area.
ＨＤＤ４は、ホスト装置２からのモード切替命令に応じてＨＤＤ内のメモリ１９にディスク１１上のＦＡＴを読み込み、ディスクキャッシュ領域に一旦データを書き込み、メモリに読み込まれたＦＡＴを参照してユーザエリアにデータを移動させる。 - 特許庁 - When restoring the image, the management information of an image for which a restoration instruction is issued is read from the cache section 4b, the corresponding image data are read from the recorder 6 using the management information for which a reading instruction is issued, and the read image data are displayed on a display unit 5 as an image.
画像を復活するときは、削除データ一時記憶部４ｂから復活指示された画像の管理情報を読み出し、読み出し指示された管理情報を用いて画像記録部６から対応する画像データを読み出し、画像として表示部５に表示する。 - 特許庁 - To provide a communication proxy device capable of realizing the access to latest information data at a high speed, to an access request to information data, while utilizing a cache without changing a server device or client device, and realizing a high-speed access control by a simple instruction.
情報データへのアクセス要求に対して、サーバ装置やクライアント装置を変更せずに、キャッシュを生かしながら高速でかつ最新の情報データへのアクセスを実現し、かつ、簡単な指示で高速なアクセス制御を実現する通信プロキシ装置を提供する。 - 特許庁 - In the case of transferring the reply data having the same finger print as the finger print registered in the finger print cache corresponding to the client side proxy 40 from the server side proxy 30 to the client side proxy 40, the finger print is transferred instead of the reply data.
サーバ側プロキシ３０からクライアント側プロキシ４０へ当該クライアント側プロキシ４０に対応するフィンガープリント・キャッシュに登録されたフィンガープリントと同じフィンガープリントを持つリプライデータを転送するにあたっては、該リプライデータの代わりに該フィンガープリントを転送する。 - 特許庁 - The musical sound signal generator inputs pitch information representing a pitch of the musical sound to be generated, specifies waveform data that the cache circuit 740 reads from the waveform memory WM, and determines the length of the arithmetic processing period to be assigned according to the specified waveform data.
発生させる楽音の音高を表す音高情報を入力して、キャッシュ回路７４０が波形メモリＷＭから読み出す波形データを特定するとともに、前記特定した波形データに応じて、前記割り当てる演算処理期間の長さを決定する。 - 特許庁 - A driver layer execution section 6 predicts a next reading request address from a reading request address for the data reading request of non-continuous addresses, and reads necessary data into a buffer memory 8 in advance, thereby improving the cache hit rate at the next reading request.
ドライバ層実行部６はアドレスが非連続なデータ読み出し要求に対しても、読み出し要求アドレスから次回の読み出し要求アドレスを予測し、事前にバッファメモリ８上に読み出すことにより、次回の読み出し要求発生時のキャッシュヒット率を向上させる。 - 特許庁 - To obtain a power saving function with the performance of keeping consistency in a coherent multiprocessing system including cache copies of data values by bringing a processor core into a nonactive state by power-down while a memory access management unit performs a consistency management operation without requiring the operation of the processor core in the active state of a cache memory for storing data values which needs to keep the consistency.
この発明は、データ値のキャッシュコピーを含むコヒーレント多重処理システムにおいて、一貫性維持を必要とするデータ値を格納するキャッシュメモリがアクティブ状態であって、プロセッサコア自体の動作を必要とせずにメモリアクセス管理ユニットが一貫性管理動作を行う間、プロセッサコアをパワーダウンして非アクティブ状態にすることにより、一貫性を維持する能力と共に節電機能を実現する。 - 特許庁 - In the optioal waveform generator configured to read prescribed waveform data sets which are respectively assigned to a plurality of trigger signals input from the outside, from a memory on the basis of the trigger signals, and to output them two FIFO-type cache memories are connected in parallel on an output system of the waveform data sets, and these cache memories are characterized in that their reading and writing operations are carried out complementary.
外部から入力される複数のトリガ信号に基づき、それぞれのトリガ信号に割り当てられた所定の波形データをメモリから読み出して出力するように構成された任意波形発生器において、前記波形データの出力系統に２個のＦＩＦＯ形式のキャッシュメモリが並列接続され、これらキャッシュメモリは相補的に読み出しと書き込みを行うことを特徴とするもの。 - 特許庁 - The storage device is provided with a channel control part for receiving a data input/output request, a cache memory for storing data, a disk control part for performing a data input/output processing, and a plurality of disk drives for storing data and constituted so that at least two or more disk drives perform data input/output to/from the disk control part at communication speeds different from each other.
データ入出力要求を受信するチャネル制御部と、データを記憶するためのキャッシュメモリと、前記データ入出力要求に応じて、データの入出力処理を行うディスク制御部と、データを記憶するための複数のディスクドライブとを備え、少なくとも２以上の前記ディスクドライブがそれぞれ異なる通信速度で前記ディスク制御部とデータ入出力を行うストレージ装置に関する。 - 特許庁 - A communication apparatus 1 stores in advance at least a part of shared data to be used by communication apparatuses 4 in cache devices 2, and each of the communication apparatuses 4 is set so as to acquire presentation material obtained from a management server 10 for storing the presentation material from a cache device 2 in a communication apparatus group to which each of the communication apparatuses 4 belongs.
通信装置１では、通信装置４により利用される共用データの少なくとも一部が、キャッシュ装置２それぞれに予め記憶され、通信装置４それぞれは、プレゼンテーション用資料を記憶する管理サーバ１０からのこの資料を、通信装置４それぞれが属する通信装置群のキャッシュ装置２から取得するように設定されている。 - 特許庁 - An operating system that provides performance measurement is provided with a mechanism 11 that generates interruptions periodically in order to conduct profiling and a program 12 that conducts the profiling, and obtains the contents of an instruction cache and a data cache 15 in the computer by the program 12 that conducts the profiling at every occurrence of the interruptions.
性能測定を提供するオペレーティングシステムにおいて、プロファイリングを行うために定期的に割り込みを発生させる手段１１と、前記プロファイリングを行うプログラム１２とを有し、前記割り込みの発生都度、前記プロファイリングを行うプログラム１２によって、計算機内の命令キャッシュ、およびデータキャッシュ１５の内容を取得する。 - 特許庁 - The network is configured, such that at least one of the user terminal 1 and the edge router 3 are interconnected and the network forms an IPv6 network, a neighbor cache 3a is provided to the edge router 3, and an IPv6 address of the user terminal 1 is extracted, on the basis of new registration/delete information in the neighbor cache 3a and retained as data.
少なくとも１台のユーザ端末１とエッジルータ３が網として接続され、これらの網はＩＰｖ６網を形成しているものにおいて、前記エッジルータ３にネイバキャッシュ３ａを設けて、該ネイバキャッシュへ３ａの新規登録・削除情報によりユーザ端末１のＩＰｖ６アドレスを抽出し、データとして保持するように構成する。 - 特許庁 - To provide a product sale registration data processor which displays a monitoring camera image on an indicator for cache without hindering product sale registration processing by paying attention to the fact that the indicator for cache which displays product information can function as monitor substitute to a monitoring camera and does not need a dedicated monitor and an exclusive person for monitoring a monitor.
商品情報を表示するキャッシャ用表示器が、監視カメラに対するモニタ代用として機能し得る点に着目し、商品販売登録処理に支障を来すことなくキャッシャ用表示器に監視カメラ画面を表示させることができ、専用モニタやモニタ監視用の専任者を要しない商品販売登録データ処理装置を提供する。 - 特許庁 - This method comprises a processor 1; a cache memory 11 arranged therein; a processing execution part 2 contained in the processor 1 and comprising a command decoding part/issuing part 5 a register file 6, a prefetch execution control part 7, an external memory control part 8, a cache memory control part 9 and a data processing part 12; and an external memory 10 arranged out of the processor 1.
プロセッサー１と、内部に配置されたキャッシュメモリー１１と、プロセッサー１に内蔵され、命令解読部／発行部５、レジスターファイル６、プリフェッチ実行制御部７、外部メモリー制御部８、キャッシュメモリー制御部９及びデータ処理部１２からなる処理実行部２と、及びプロセッサー１の外部に配置された外部メモリー１０とで構成する。 - 特許庁 - This storage device constituted of a main recording medium (hard disk drive or the like), and the nonvolatile memory (flash memory or the like) used as the cache of the main recording medium, is provided with a block control part for dividing a cache area into a fixed area and a nonfixed area depending on fixation of the data and for changing dynamically blocks allocated to the respective areas.
主記録媒体（ハードディスクドライブ等）、及び主記録媒体のキャッシュとして使われる不揮発性メモリ（フラッシュメモリなど）より構成される保存装置において、キャッシュ領域をデータの固定如何によって固定領域及び非固定領域に分け、これら各領域に割当てるブロックを動的に変更する、ブロック管理部を備える。 - 特許庁 - An image processing apparatus includes: a storage section for storing color conversion data denoting a cross-reference between a gradation value in a first color system and a gradation value in a second color system as to a plurality of grating points; a color conversion section for converting a gradation value of an object pixel into a gradation in the second color system; and a cache section including a plurality of cache areas.
画像処理装置は、複数の格子点についての第１の表色系における階調値と第２の表色系における階調値との対応を示す色変換データを格納する格納部と、対象画素の階調値を第２の表色系における階調値に変換する色変換部と、複数のキャッシュ領域を有するキャッシュ部を備える。 - 特許庁 - In transferring, client/server type data when cache is used by a client side, cache information is encrypted by using information unique to the client equipment, information unique to a user (password designated by user or random value linked to user) or the combination of those information as a key so that information can be prevented from being reconfigured by anything other than the equipment or user.
クライント・サーバ型のデータ転送時に、クライアント側でキャッシュを利用する場合、そのクライアント機器固有の情報、ユーザ固有の情報（ユーザ指定のパスワードやユーザとリンクしたランダム値）、あるいはこれらの情報の組み合わせをキーとして、キャッシュ情報を暗号化し、当該機器やユーザ以外では情報を再構成することができないようにした。 - 特許庁 - The data management device is characterized by that it is provided with a plurality of processors carrying out a writing process and reading process of data in response to a request from the outside, one or more external storages storing data, and at least a shared cache device shared by the plurality of processors to temporarily store data to be read or written in regard to the external storages.
外部からの要求に応じて，データの書き込み処理および読み出し処理を行う複数のプロセッサと；データが格納される１または２以上の外部記憶装置と；複数のプロセッサによって共有され，少なくとも外部記憶装置に読み書きされるデータを一時記憶する共有キャッシュ装置と；を備えることを特徴とする，データ管理装置が提供される。 - 特許庁 - The FIFO memory 1 is connected to a microprocessor 5 through a data bus 4, data are read out from the FIFO memory 1 by the microprocessor 5, a tag generation circuit 2 is informed that an external cache access to the microprocessor 5 is effective by a valid signal and a suitable tag data signal is sent from the circuit 2 so as to read out data from the FIFO memory 1.
マイクロプロセッサ５にデータバス４を介して接続されて、そのマイクロプロセッサ５によりデータの読み出しが行われるファーストインファーストアウトメモリ１を設けて、タグ生成回路２に、マイクロプロセッサ５に対して、外部キャッシュアクセスが有効であることをバリド信号により通知させ、かつ適切なタグデータ信号を送出させることにより、ファーストインファーストアウトメモリ１を読み出し可能にする。 - 特許庁 - When the electronic apparatus 100 is started, a control part 102 reads at least AV data stored on the outer peripheral side of the hard disk 108 and required to start the electronic apparatus 100 or map data stored on the inner peripheral side and required to start the electronic apparatus 100 all together on the basis of AV data statistic information and map data statistic information, and stores it in the cache memory 105.
電子装置１００の起動時において、制御部１０２は、ＡＶデータ統計情報及び地図データ統計情報に基づいて、ハードディスク１０８の外周側に記憶された、電子装置１００の起動に必要なＡＶデータと、内周側に記憶された、電子装置１００の起動に必要な地図データとの少なくとも一方を一括して読み出して、キャッシュメモリ１０５に記憶させる。 - 特許庁 - To provide an information recording device which improves efficiency, when recording data to a disk recording medium using a nonvolatile memory as a cache, in writing data recorded in the nonvolatile memory to the disk recording medium, prevents data errors as much as possible and keeps high reliability of data, and to provide a control method therefor.
この発明は、ディスク状記録媒体に不揮発性メモリをキャッシュとしてデータの記録を行なう際、不揮発性メモリに記録されたデータをディスク状記録媒体に書き出す処理の効率化を図り、データエラーの発生を極力防止してデータの信頼性を高く保持し得るようにした情報記録装置及びその制御方法を提供することを目的としている。 - 特許庁 - This data center accessible by UE (User Equipment) via the RAN and the CN has: individual storage areas prepared in each user equipment; a common storage area prepared common to the plurality of user equipment; a means distributing data received from an external node to the individual or common storage area; and a means creating a data arrangement list according to a prescribed cache condition and statistics of the received data.
RAN及びCNを介してUEによりアクセス可能なデータセンタは、ユーザ装置各々に用意された個別記憶領域と、複数のユーザ装置に共通に用意された共通記憶領域と、外部ノードから受信したデータを、個別又は共通記憶領域に振り分ける手段と、受信したデータの統計及び所定のキャッシュ条件に従ってデータ配置リストを作成する手段とを有する。 - 特許庁 - An electronic device has a CPU 1, a nonvolatile memory 4, which is set with a rewrite frequency limitation, a RAM 3 as a cache memory, and a controller 2 which controls data transfer between the nonvolatile memory 4 and the RAM 3.
ＣＰＵ１と、書き換え回数制限が設定された不揮発性メモリ４と、キャッシュメモリとしてのＲＡＭ３と、不揮発性メモリ４とＲＡＭ３との間でのデータの転送を制御するコントローラ２とを備える。 - 特許庁 - Thus, the instructions and the data copied to the repetitive processing cache 122 at the time of the repetitive processing task execution are surely held until the next repetitive processing task execution without being swept out even at the time of the successive processing task execution.
よって、繰返処理タスク実行時に繰返処理キャッシュ１２２に複写された命令およびデータは、逐次処理タスク実行時にも掃出されることなく次回の繰返タスク実行時まで確実に保持される。 - 特許庁 - A host processor discriminates whether a cache page for storing data to which a read command is issued is used in common with another task in the same host processor or another host processor, in step S102.
ホストプロセッサは、ステップＳ１０２の処理にてリード命令により読出の命令がなされたデータを格納するキャッシュページが同一ホストプロセッサ内の他のタスクや別のホストプロセッサにより共有して使用されているか否かを判別する。 - 特許庁 - A read cache status is compared with update data, and it is determined that registered contents are cleared when an effective bit is changed from an effective bit to an ineffective bit to output a snoop bus request for "clearing a duplicated address array contents".
読み出されたキャッシュステータスと更新データとを比較し、有効ビットが有効から無効に変化した場合は登録内容をクリアしたと判断し、「複製アドレスアレイ内容をクリア」するスヌープバス要求を発行する。 - 特許庁 - The optical disk read controller reads data from an optical disk while look-ahead processing based on an instruction from a host computer, stores the read date in a cache memory and makes them read by the host computer.
本光ディスク読み取り制御装置は、ホストコンピュータからの命令に基づいて、先読み処理を行いつつ、光ディスクからデータを読み取り、読み取られたデータを、キャッシュメモリに格納しホストコンピュータに読み出させる。 - 特許庁 - When the size of the requested home page is lager than the cache size of the terminal, the server 106 transmits data to the effect that the requested home page cannot be displayed to the terminal 101, and displays the same on the terminal.
もし端末のキャッシュサイズよりも要求されたホームページのサイズの方が大きければ、サーバ１０６は端末１０１に対して、要求されたホームページの表示はできない旨のデータを送信し、端末に表示させる。 - 特許庁 - To output an image properly reflecting the intention of a user, even when executing a process of externally outputting the image for example as cache data acquired from an external device, such as, imaging device.
撮像装置などの外部装置から取得した例えばキャッシュデータとしての画像を外部へ出力する処理を行う場合でも、ユーザの意図を適切に反映した画像を出力することができるようにする。 - 特許庁 - When requested music is already cached on the hard disk 2, the LD player 4 does not reproduce it and cache data are read out of the hard disk 2 and outputted to the speaker 6 and monitor 8 in post-stages.
またリクエストされた曲が既にハードディスク２にキャッシュされている曲の場合には、ＬＤプレーヤ４でこれを再生することなく、ハードディスク２からキャッシュデータを読み出して後段のスピーカ６やモニタ８に出力する。 - 特許庁 - To perform a system for accelerating write to a memory control unit by successively performing write cache based on the log of data to be written in a storage device and a method provided by a computer.
記憶装置に書き込まれるべきデータのログを主体とする順次書き込みキャッシュの実行によって記憶制御装置に対する書き込みを加速させるシステム及びコンピュータによって実現される方法を提供。 - 特許庁 - To prevent a reduction in processing efficiency in data transfer between a memory device and a local memory without a processor by processing for ensuring the coherency between a memory device out of the processor and a cache memory of the processor.
プロセッサ外部のメモリデバイスとプロセッサのキャッシュメモリとのコヒーレンシを保証させる処理により、メモリデバイスとローカルメモリとの間でプロセッサを介さずにデータ転送を行う際の処理効率が低下する事態を防止すること。 - 特許庁 - For instance, a processing circuit such as a floating point unit or a data cache operates at one of a high-power mode and a low-power mode based on the number of threads currently operated by the simultaneous multi-threading processor.
例えば、フローティングポイントユニットまたはデータキャッシュのようなプロセッシング回路が同時多重スレッディングプロセッサによって現在動作しているスレッドの数に基づいて高電力モードまたは低電力モードの一つで動作する。 - 特許庁 - Especially, when the obtained block number is different from the block number stored in the block number storing part 90, the data stored in the cache memory 80 are stored in a corresponding area in a non-volatile memory 70.
特に、求めたブロック番号と、ブロック番号記憶部９０に記憶しておいたブロック番号とが異なる場合には、キャッシュメモリ８０に記憶されているデータを不揮発性メモリ７０内の対応するエリアに記憶させる。 - 特許庁 - To write back error correction data only by a cache control circuit without consuming any special cycle for write-back, adding any special storage element or the like, or needing any interrupt function of a CPU.
エラー訂正データの書き戻しのために特別なサイクルを消費せず、特別な記憶素子などを追加せず、ＣＰＵの割り込み機能を必要とせず、キャッシュ制御回路のみで訂正データの書き戻しを実現する。 - 特許庁 - To provide a hardware processor which does not exclude effective data in a cache, is excellent in memory band utilization efficiency, and can effectively utilize all prefetch commands generated by the hardware processor.
キャッシュ中の有効なデータが排除されてしまうことがなく、メモリ帯域利用効率に優れ、ハードウェアプロセッサにより生成される全てのプリフェッチ命令を有効に活用することができるハードウェアプロセッサの提供。 - 特許庁 - The information processing device includes in the memory area of the RAM a user area for use by each process and a cache area for temporarily storing data to be stored into an HDD by the process.
本実施形態に係る情報処理装置は、ＲＡＭの記憶領域に、各プロセスによって使用されるユーザ領域と、当該プロセスによってＨＤＤへ格納されるデータを一時的に記憶するキャッシュ領域とを含む。 - 特許庁 - An address selecting circuit 12 selects the value of the address counter 11 out of the output of the address counter 11 and the address signal on an address control bus 11 when the data bus 2 is not used, and sends the value as an address signal to a cache array.
アドレス選択回路12は、アドレスカウンター11の出力とアドレス・制御バス１上のアドレス信号との内、データバス２が使用中でないときには、アドレスカウンター11の値を選択し、キャッシュアレイへのアドレス信号とする。 - 特許庁 - A bit signal is sent to an enable-line 12 by successive sequence, when a tag value corresponding to a second address B is written in CAM, data inputted to cache from the address A exists in a system 22 relating to a tag value of the address B.
後続シーケンスでイネーブル線１２にヒット信号を送り、第２アドレスＢに対応するタグ値をＣＡＭに書込むと、アドレスＡからキャッシュに入れたデータは、アドレスＢのタグ値に関連するシステム２２に存在する。 - 特許庁 - The server maintains a cache (e.g., in system memory) that can store contents (including contents from data tables) so as to increase the efficiency of subsequently providing the same contents to satisfy client Web requests.
サーバは、コンテンツ（データテーブルからのコンテンツを含む）を格納することができるキャッシュ（例えば、システムメモリ内の）を保持し、後でクライアントのＷｅｂ要求に応じるため同じコンテンツを供給する際の効率を高めることができる。 - 特許庁 - To reduce power consumption by such a way that stored data of a memory cell is not transferred to the other memory, as to a semiconductor memory such as a cache memory incorporated in a microprocessor.
マイクロプロセッサに搭載されるキャッシュメモリなどに適用して好適な半導体メモリに関し、メモリセルの記憶データの他のメモリへの転送という処理を要せず、低消費電力化を図ることができるようにする。 - 特許庁 - An arbiter circuit 50 for arbitrating accesses from the processors 10 and 20 is connected to the cache system 30 and the buffer system 40, and a flash memory 60 for storing programs and data is connected to the arbiter circuit 50.
キャッシュ・システム３０及びバッファ・システム４０には、プロセッサ１０，２０からのアクセスを調停するアービタ回路５０が接続され、このアービタ回路５０に、プログラムとデータを格納するFlashメモリ６０が接続されている。 - 特許庁 - The control circuit in the step S8 reads a value stored in a left end of the trace cache and accesses an address of a path memory corresponding to the value to provide an output of a value stored therein as decoded data.
ステップＳ８において、制御回路は、トレースキャッシュの左端に記憶されている値を読み取り、その値に対応するパスメモリのアドレスにアクセスして、そこに記憶されている値を復号データとして出力する。 - 特許庁 - The tag memory control section controls so that the read operation and the write operation of the data are separated into the memory blocks and the cache memory blocks respectively to be executed concurrently.
タグメモリ制御部は、書き込みアドレス及び読み取りアドレスが同じである場合に、データの読み取り動作と書き込み動作とがメモリブロックとキャッシュメモリブロックとにそれぞれ分けられて同時に実行されるように制御する。 - 特許庁 - Accordingly, the security protection mode (third level of privilege) constructed by an unaggressive method is provided on a processor system 10 including a processor core, a command and data cache, a write buffer and a memory management unit.
この様に、プロセッサ・コア、命令およびデータ・キャッシュ、書き込みバッファおよびメモリ管理ユニットを含むプロセッサ・システム（１０）上に、非侵略的な方法で構築された機密保護モード（特権の第３レベル）が具備される。 - 特許庁 - The LSU 4 has a DCACHE temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator generating a virtual address for accessing the DCACHE and the SPRAM 42.
ＬＳＵは、外部メモリに対する読み出し／書き込みデータを一時的に格納するDCACHEと、キャッシュ以外の特殊な用途に使用されるSPRAMと、DCACHEやSPRAMをアクセスするための仮想アドレスを生成するアドレス生成器とを有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
