「data cache」を含む例文一覧(2143)
＜前へ 1 2 .... 33 34 35 36 37 38 39 40 41 42 43 次へ＞- The network device controller is provided with a display means displaying device information, a communication means communicating with the server application obtaining and setting information on a device, a data converting means converting data transmitted/received by the communication means and a device information storage means which temporarily stores information of the device, returns cache information instead of information acquired from the device and compares cache information with setting information with respect to the device.
ネットワークデバイス制御装置において、デバイス情報を表示する表示手段と、デバイスの情報を取得／設定するサーバアプリケーションと通信する通信手段と、上記通信手段により送受信するデータを変換するデータ変換手段と、デバイスの情報を一時的に格納しデバイスから取得する情報の代わりにキャッシュ情報を返すこととキャッシュ情報とデバイスに対する設定情報を比較するデバイス情報格納手段と、を有することを特徴とするネットワークデバイス制御装置。 - 特許庁 - The number of polygons consisting of the polygon groups arranged in a second direction is decided so that image data corresponding to the polygons positioned at the border sections to the object blocks among polygons consisting of a just before block that is a just before block of the object blocks is stored in a z data cache 126 when a depth test is performed by using image data corresponding to the polygons consisting of the object blocks.
ポリゴン群を構成するポリゴンの第１の方向に並ぶ数は、対象ブロックを構成するポリゴンに対応する画素データを用いてデプステストが行われるときに、その対象ブロックの直前の対象ブロックである直前ブロックを構成するポリゴンのうち、対象ブロックとの境界部分に位置するポリゴンに対応する画素データを、ｚデータキャッシュ１２６が記憶しているように、決定される。 - 特許庁 - For the cache address of the data copy accompanied by an access request and the state information indicating the processor caching the address, the fine grain snoop filter and a rough grain snoop filter are compared, and a snoop is issued to a related processor according to the result of comparison.
アクセス要求に伴うデータコピーのキャッシュアドレスと、アドレスをキャッシュしているプロセッサを示す状態情報について、細粒度スヌープフィルタ及び粗粒度スヌープフィルタを照合し、その照合結果に従って関係するプロセッサに対してスヌープの発行を行う。 - 特許庁 - The cache management of processing data in the memory can be performed easily by controlling using an upper-level counter incrementing each time a block counter exceeds a number storable in the memory, in addition to the block counter incrementing at the time one block is completed in each processing means.
各処理手段の1ブロック終了毎にインクリメントするブロックカウンタに加えて、ブロックカウンタがメモリに格納できる数を超える毎にインクリメントする上位カウンタを組み合わせて制御することで、メモリ上の処理データのキャッシュ管理を容易に行うことができる。 - 特許庁 - At the receiving of the reading request of a predetermined logical address(LBA) from a diskless PC 1002, a data transfer control part 1008 of a cache device 1004 inquires for the storage location of access pattern information to an IP name server device 1017, and acquires access pattern information.
キャッシュ装置１００４のデータ転送制御１００８部は、ディスクレスＰＣ１００２から、既定の論理アドレス（ＬＢＡ）の読出要求を受け取ると、ＩＰネームサーバ装置１０１７にアクセスパタン情報の格納場所を照会して、アクセスパタン情報を取得する。 - 特許庁 - To provide a code generation method and a compiler which can efficiently arrange data in a program on a computer provided with an on-chip memory having a function for changing memory capacity to be allocated according to a program and a built-in memory such as a cache memory.
プログラムによって割当てるメモリ容量を変更する機能を有するオンチップメモリおよびキャッシュメモリ等の内蔵メモリを備えた計算機に対して、プログラム中のデータを効率良く配置することができるコード生成方法およびコンパイラを提供する。 - 特許庁 - When referring to a memory from a CPU, a compare address generated by the compare generating part of a cache control part is compared with addresses from address tag parts 61 and 62 dedicated to nodes #1 and #2 by comparators 63 and 64 and the result is reported to a data selector 68 by a signal line.
ＣＰＵからのメモリ参照時に、キャッシュ制御部のコンパレート生成部によって生成されたコンパレートアドレスはコンパレータ６３，６４でノード＃１，＃２専用のアドレスタグ部６１，６２からのアドレスと比較され、その結果が信号線によってデータセレクタ６８に通知される。 - 特許庁 - Decoded addresses are utilized to execute all the test of N times of read-miss, N times of write-miss, N times of line fill, and cast-out operation to N mutually different addresses of the data cache.
そして、デコーディングされたアドレスを利用してデータキャッシュのＮ個の互いに異なるアドレスに対するＮ回のリード−ミス（ｒｅａｄ−ｍｉｓｓ）、Ｎ回の書き込み−ミス（ｗｒｉｔｅ−ｍｉｓｓ）、およびＮ回のラインフィルおよびキャストアウト動作に対するテストを全部実行する。 - 特許庁 - The cache memory control circuit includes a plurality of counters 32a-32d and 34a-34d, which are provided for each of sets 21a-21d and memory spaces A and B, to count data of a corresponding memory space stored in a corresponding set.
キャッシュメモリ制御回路は、それぞれがセット２１ａ〜２１ｄ毎及びメモリ空間A及びB毎に設けられ、それぞれが対応するセットに対応するメモリ空間のデータがいくつ格納されているかをカウントする複数のカウンタ３２ａ〜３２ｄ及び３４ａ〜３４ｄを有する。 - 特許庁 - A control part 11 allocates a part of the nonvolatile semiconductor memory 14 to a logical address space so that it is used as a storage area of actual data, and uses other part of the nonvolatile semiconductor memory 14 as a nonvolatile cache area of the storage part 16.
そして、制御部１１は、不揮発性半導体メモリ１４の一部を、実データの記憶領域として使用すべく論理アドレス空間に割り当て、当該不揮発性半導体メモリ１４のその他の一部を記憶部１６の不揮発性キャッシュ領域として使用する。 - 特許庁 - To provide an access control method, a disc control device, and a storage device allowing data access when no competition is caused between access areas even if cache segments compete mutually and performing parallel access processing for improvement in access performance.
本発明は、アクセス制御方法、ディスク制御装置及び記憶装置に関し、キャッシュセグメントの競合があっても、アクセス範囲が競合していなければデータのアクセスを許可することでアクセスを並列に処理してアクセス性能を向上することを目的とする。 - 特許庁 - To enable efficient transfer to all files by dealing with trouble, which occurs because of call setting in the transfer of a file containing a lot of contents, conventionally only concerning data stored in a WWW cache or information which is temporarily accessed by a certain user and stored in a proxy for a fixed period.
従来、大量のコンテンツを含むファイルの転送における呼設定により発生する不具合に対処できるのは、ＷＷキャッシュに格納したデータや、あるユーザが一度アクセスしてプロキシに一定期間記憶した情報などに限定される。 - 特許庁 - This processing method of database is provided with a stage to generate and store a compression/restoration index by compression key values by every item based on original data and a stage to generate and store a compression result setting cache in which compression keys are written by every item based on the compression/restoration index.
オリジナルデータに基づき、項目毎にキー値を圧縮して圧縮復元インデックスを作成し保存する段階、圧縮復元インデックスに基づき、項目毎に圧縮キーを書き込んだ圧縮結果セットキャッシュを作成し保存する段階を備える。 - 特許庁 - At that time, with respect to an element the display of which is determined in the structured document contained in the page the display of which is indicated, character data are looked ahead in a cache memory in parallel to the layout processing of a printing area for displaying the paragraph.
そして、このとき、表示が指示されたページに含まれる構造化文書において、表示されることが確定した要素については、その段落が表示される版面領域のレイアウト処理が行われるのに並行して、文字データがキャッシュメモリに先読みされる。 - 特許庁 - When the reusable object is subjected to transforation processing in its reuse, the printing device 100 subjects the half-tone processing by taking into account reverse transformation of the transformation indicated by the transformation processing, to the reusable object, and generates image data to be stored in a cache 209.
リユーザブルオブジェクトが再利用される時に変形処理される場合、印刷装置１００が、リユーザブルオブジェクトに対して、上記変形処理が示す変形の逆変形をする処理を含むハーフトーン処理を実行して画像データを生成してキャッシュ２０９に格納する。 - 特許庁 - This storage device is provided with a main recording medium, the nonvolatile memory used as the cache of the main recording medium, and including a fixed area and a nonfixed area according to fixation of the data, and a block control part for controlling a physical block allocated to the nonvolatile memory, by a virtual address.
主記録媒体、主記録媒体のキャッシュとして使われ、データの固定如何によって固定領域及び非固定領域を含む不揮発性メモリ、不揮発性メモリに割当てられる物理ブロックを仮想アドレスによって管理するブロック管理部と、を備える。 - 特許庁 - Thus, when a function of writing data about an area to an unpinned address of a cache memory (15) in the disk-like recording medium (14) is executed, information about the area corresponding to the address specified by the command is written in the disk-like recording medium (14).
これにより、キャッシュメモリ（１５）のアンピンドのアドレスに対応する領域のデータをディスク状記録媒体（１４）に書き込む機能が実行される際、上記コマンドで指定されたアドレスに対応する領域の情報をディスク状記録媒体（１４）に書き込むことができる。 - 特許庁 - The sequence of a reading request is generated according to the access pattern information, and a reading request to an IP storage device 1016 is issued, before the previous issued reading request is ended; and the reading data from the IP storage device are stored in a cache memory part 1005 as necessary.
アクセスパタン情報にしたがって読出要求のシーケンスを生成し、ＩＰストレージ装置１０１６へ読出要求を、先に発行した読出要求の終了を待たずに発行し、ＩＰストレージ装置からの読出データを、随時、キャッシュメモリ部１００５へ格納する。 - 特許庁 - The DKC 10, according to information in a DB 60, executes the determination of a specific I/O pattern of received I/O and preliminary cache control using the CM 130 on target data 32 about critical I/O related to the specific I/O pattern.
ＤＫＣ１０は、ＤＢ６０の情報に従って、受領したＩ/Ｏにおける特定Ｉ/Ｏパターンの判定と、特定Ｉ/Ｏパターンに関連するクリティカルＩ/Ｏの対象データ３２を対象とした、ＣＭ１３０を用いた事前のキャッシュ制御とを実行する。 - 特許庁 - A user device 21 has a processing program 22 having a web browser function and a look-ahead function to execute the whole processing, look-ahead status information 23 to be a data storage part for recording a look-ahead reservation state and a look-ahead local cache 24 to be a data storage part for storing web page information looked ahead.
ユーザ装置２１は、ＷＥＢブラウザの機能を持ちさらに先読み予約機能を持って全体の処理を行う処理プログラム２２と、先読み予約状況を記録するデータ記憶部としての先読みステータス情報２３と、先読みされたＷＥＢページの情報を格納するデータ記憶部としての先読み用ローカルキャッシュ２４とを有する。 - 特許庁 - The method predicts a motion vector of a macro block 45 decoded next to a macro block 44 decoded at present by utilizing a differential vector 54 between decoded motion vectors 51, 52, predicts a region pointed out by a predicted vector 53 as a next reference region 48, and stores pixel data in a region greater than the next reference region 48 to a data cache.
現在復号されるマクロブロック４４の次に復号されるマクロブロック４５の動きベクトルを、復号された動きベクトル５１，５２の差分ベクトル５４を利用して予測し、予測ベクトル５３が指し示す領域を次参照領域４８として予測し、次参照領域４８より大きい領域の画素データをデータキャッシュに格納する。 - 特許庁 - Data in files and a file management table are stored in a specific area in a storage device 4 in dependence on an application 11, and the data stored in the specific area in the storage device 4 are accumulated in a cache 3 managed by a device driver 2, so that even if a caching method provided by a file system is insufficient, file access is efficient.
アプリケーション１１に応じて、ファイルおよびファイル管理テーブルのデータを記憶装置４内の特定の領域に格納し、記憶装置４内の特定の領域に格納したデータをデバイスドライバ２が管理するキャッシュ３に蓄積し、ファイルシステムが提供するキャッシュ方式が不十分な場合でも、ファイルアクセスを効率的に行う。 - 特許庁 - When a write request is accepted from a communicably connected host device during execution of disk-to-disk copy processing with a storage area secured in a cache, a capacity for data contained in the write request is measured, and a capacity of the storage area secured for copy processing is changed according to the measured capacity for data.
キャッシュ上の記憶領域を確保してディスク間のコピー処理を実行している最中に、通信可能な状態で接続されたホスト装置から書き込み要求を受け付けた場合に、書き込み要求に含まれているデータの容量を測定し、測定されたデータの容量に応じて、コピー処理用に確保している記憶領域の容量を変更する。 - 特許庁 - In this disk array system 10, a cache memory 16 for temporal storage of data that is subjected to disk access and a freeze setting part 173 which is provided in a controlling part 17 and fixes data in an area with a designated disk area including a backup object disk area, e.g. a disk array 11 as write stop in response to a freeze command from a host device 20.
ディスクアレイシステム１０において、ディスクアクセスされるデータの一時記憶用のキャッシュメモリ１６と、制御部１７に設けられ、ホスト装置２０からのフリーズコマンドに応じて、バックアップ対象ディスク領域を含む指定のディスク領域、例えばディスクアレイ１１を書き込み停止として、その領域内のデータを固定するフリーズ設定部１７３とを備える。 - 特許庁 - The multi banks comprise the cache memory and each bank is defined as one port cache that concurrently processes the fetch instruction and the data access if each of the instruction or the access is requested for the different bank and sequentially processes the instruction and the access if the requests are for the same bank.
具体的には、命令フェッチとデータアクセスを独立に処理可能なプロセッサと、該プロセッサからのアクセス要求に呼応して動作するキャッシュメモリを有するプロセッサシステムを備え、キャッシュメモリを複数のマルチプレクサ及び複数のアドレスの一部によって指定される複数バンクによって構成し、各バンクを１ポートキャッシュとし、命令フェッチ要求とデータアクセス要求が異なるバンクに対するものであれば同時処理、同一バンクに対する場合は逐次処理するプロセッサシステムを提供する。 - 特許庁 - The cache memory has a primary cache memory 11 which has primary ways WAY0 and WAY1 containing data and address with bit LRU0 and 1, circuit 13 for determination of the above WAYs as old way which is not accessed for the most long time, and a circuit 14 for control the primary cache by inverting only the bit (bit LRU0 or LRU1) in the above old way.
０または１の値をとるビットＬＲＵ０、ビットＬＲＵ１とともに、データおよびアドレスをそれぞれ保持する二つの一次ウェイＷＡＹ０および一次ウェイＷＡＹ１を有する一次キャッシュメモリ１１と、ビットＬＲＵ０、ビットＬＲＵ１のパターンに基づいて、一次ウェイＷＡＹ０、一次ウェイＷＡＹ１のうちいずれのウェイが、時間的に最も長い間アクセスされていないデータを保持するオールドウェイであるかを判定する一次オールドウェイ判定回路１３と、オールドウェイがアクセスされた場合、当該オールドウェイに保持されているビット（ビットＬＲＵ０またはビットＬＲＵ１）のみを反転せる一次キャッシュ制御回路１４とを備えている。 - 特許庁 - This system is provided with a data transfer part, having a cache memory together with a system interface having plural first and second directors and a crossbar switch, having an input/output port coupled to such first and second directors higher than first and second director boards and a pair of output/input ports.
複数の第１，第２ディレクタと、第１，第２ディレクタ・ボードのかかる１つの上の第１，第２ディレクタに結合されている入出力ポートと、１対の出入力ポートとを有するクロスバー・スイッチとを有するシステム・インターフェースとキャッシュ・メモリを有するデータ転送部が設けられている。 - 特許庁 - In an interruption supporting block 20 as an interruption supporting circuit device, interruption to occur is predicted by an interruption predicting part 24, and data to be used for the interruption processing of the predicted interruption are read from a main memory 30 via a memory interface 27, and stored in an incorporated cache memory.
割り込み支援回路装置としての割り込み支援ブロック２０において、割り込み予測部２４により、発生する割り込みを予測して、その予測された割り込みの割り込み処理に用いるデータをメモリインタフェース２７を介してメインメモリ３０から読み出して内蔵のキャッシュメモリに記憶する。 - 特許庁 - In an interface system for Serial Advanced Technology Attachment (SATA) having a fast data access function and a method for the system, a memory of the system can be extended by a user, and the memory is used as a buffer or a cache between a SATA device and a south-bridge chip.
高速データアクセス機能を有するシリアルアドバンストテクノロジーアタッチメント（ＳＡＴＡ）のインターフェースシステム及びそのための方法であって、このシステムのメモリは、ユーザによって拡張されることが出来、そのメモリは、ＳＡＴＡデバイスとサウスブリッジチップ間でバッファやキャッシュとして使用される。 - 特許庁 - In the case of coincidence, a request to the cache line is sent to the downstream of a system memory and the data are retrieved from that system memory.
第１のロード命令がキャッシュ・ミスを招き、システム・メモリ階層からロード・データを検索し始めると、同じロード・データをアドレスする第２のロード命令が、第１のロード命令にマージされて、システム・メモリ階層から戻されたデータが第１と第２のロード命令の両方と関連づけられたレジスタ・ファイルに送られる。 - 特許庁 - To reduce an access time from each functional block to a shared memory, while reducing capacity of a cache memory when a plurality of functional blocks share one shared memory for accessing a data processor and the shared memory for example in a video camera.
本発明は、データ処理装置及び共有メモリのアクセス方法に関し、例えばビデオカメラに適用して、複数の機能ブロックで１つの共有メモリを共用する構成において、キャッシュメモリの容量を削減しつつ、各機能ブロックの共有メモリへのアクセス時間を短縮する。 - 特許庁 - To prevent digital contents from wrongfully utilized, in particular, to prevent a cache file stored in a PC of a user from being wrongfully secondarily utilized when downloading the digital contents from a web server, and to prevent image data displayed on a display device from being secondarily utilized by using a dead copy.
デジタルコンテンツの不正利用を防止し、特に、Webサーバからデジタルコンテンツをダウンロードした際に利用者のＰＣ内に格納されたキャッシュファイルが不正に二次利用されることを防止し、また、ディスプレイ上に表示された画像データがデッドコピーされて二次利用されることを防止する。 - 特許庁 - To overcome a problem for a prior art by the principle of the present invention intended for a system, method, computer program product and data structure for the registration and extraction of database table change information that can be used to invalidate a cache entry.
従来技術に関する問題点は、キャッシュエントリを無効化するために使用することができるデータベーステーブル変更情報の登録および取り出しを行うためのシステム、方法、コンピュータプログラム製品、およびデータ構造を対象とする本発明の原理により克服される。 - 特許庁 - To realize high speed processing by a computer system, that is, the improvement of effective performance by suppressing the generation of sweeping- out (forcing-out) of necessary data from a cache memory, or the generation of any conflict on the main pipe line of a processor even when a pre-fetch instruction is issued with high frequency.
プリフェッチ命令を高い頻度で発行しても、必要なデータのキャッシュメモリからの掃出（追い出し）が発生したり処理装置のメインパイプラインでコンフリクトが発生したりするのを抑止できるようにして、計算機システムによる高速処理つまりは実効性能の向上を実現する。 - 特許庁 - To obtain a time series data storage distribution system, where a load of a distribution device and a load of a network between the distribution device and a cache device are suppressed, while saving a temporary recording area.
従来のキャッシュ装置１３０では、スロット内の各データを、さらに時刻や解像度毎で分けて蓄積したり削除することができず、任意の時間区間でデータを蓄積したり、データの時間間隔、あるいはデータ毎に解像度を変えて、一時記録領域１３６に蓄積できない。 - 特許庁 - A semiconductor device comprises a DRAM 30, a cache memory 14 for retaining data of the DRAM 30, a CPU 12 connected with a bus 11, and a DRAM control circuit 16 connected between the bus 11 and DRAM 30 and performs access control to the DRAM 30 according to the access instruction transmitted from the bus 11.
半導体装置は、DRAM３０と、このDRAM３０のデータを保持するためのキャッシュメモリ１４と、バス１１に接続されたCPU１２と、バス１１とDRAM３０との間に接続され、バス１１から送られてくるアクセス指示に従い、DRAM３０に対してアクセス制御を行うDRAM制御回路１６とを備えている。 - 特許庁 - The shared memory 107 in the custom IC 103 only stores data in an I/O device 112, a shared memory address space is mapped to another area or another bank different from a program or work area used by a CPU 101, and an address conversion circuit 201 is provided for converting into an address for cache miss.
カスタムＩＣ１０３内にある共有メモリ１０７はＩ／Ｏデバイス１１２のデータのみを格納し、共有メモリアドレス空間はＣＰＵ１０１が使用するプログラム、ワークエリアとは別のエリアまたは、別バンクにマッピングし、キャッシュミスするアドレスに変換するアドレス変換回路２０１を備える。 - 特許庁 - In a magnetic disk system in which the computer device and a magnetic disk device are connected via a cache memory, if readout data for a readout request from the computer device is determined to have a sequential property, a prefetch is performed for a certain amount by certain size.
本発明は、コンピュータ装置と磁気ディスク装置とがキャッシュメモリを介して接続されている磁気ディスクシステムにおいて、コンピュータ装置からの読み出し要求に対する読み出しデータがシーケンシャル性を有すると判定される場合、一定サイズで一定量のプリフェッチをおこなう。 - 特許庁 - When change into a small data property (for example, a follow-up flag) on a relatively large electronic mail message is made, large-amount downloading to the client in execution in a cache mode is not caused and there is neither high storage nor processing requirements for tracking the individual properties.
比較的大きい電子メール・メッセージ上の小さいデータ・プロパティ（例えば、フォローアップ・フラグ）に変更が行われている場合、キャッシュ・モード下で実行中のクライアントへの大量のダウンロードを引き起こさず、また、高いストレージおよび個々の各プロパティを追跡するための処理要件も存在しない。 - 特許庁 - To provide an image processor and an image processing method by which improvement of security to management information and cache data which occur when an operator uses a browser function and enhancement of privacy protection are suitably performed and memory resources of the processor are efficiently used.
オペレータがブラウザ機能を使用した時に生じる管理情報やキャッシュデータに対するセキュリティ性の向上やプライバシーの保護の強化を好適に行うことができるとともに、装置の記憶資源の効率的な利用をすることができる画像処理装置及び画像処理方法を提供する。 - 特許庁 - When the client device 20 issues a graphical event requesting the registered Web page to the server 10, the server 10 simply transmits the ID of the registered Web page to the client device 20 to enable the client device 20 to promptly draw the Web page using the cache data corresponding to the ID.
クライアント装置20からサーバ装置10に対し前記登録Webページを要求する描画イベントが発行された場合、サーバ装置10はその登録WebページのIDをクライアント装置20へ送信するだけで、クライアント装置20はそのIDに対応したキャッシュデータを利用してWebページを直ちに描画できる。 - 特許庁 - This was done to remove logic duplication as well as to allow the implementation of a stackable storage approach, where users could configure LiveUser to first call a cache storage layer, which in turn would fetch the necessary data on demand from the actual storage layer.
この分割により、ロジックの重複が排除され、ストレージ層をスタッカブルな形式で実装できるようになりました。 つまり、まず最初にキャッシュストレージを参照し、その後で必要に応じて実際のストレージ層のデータを取得するといったようにLiveUser を設定できるようになったのです。 - PEAR - When a free capacity is still insufficient, the free capacity is increased by releasing an area having been secured for a document element that has a lower cache priority than that of the document element targeted by the request and for which an area has been secured (however, image data has not been stored yet).
これでも空き容量が足りない場合は、その要求の対象の文書要素よりもキャッシュ優先度が低く且つ領域確保済（但し画像データはまだ記憶されていない）の文書要素についての確保済の領域を解放することで、空き容量を増大させる。 - 特許庁 - An OCR section 111 reads the character information printed, based on the print position information and the image data, and an inspection information calculation section 107 calculates the inspection information relative to the character information, allowing an inspection section 106 to compare the inspection information thus calculated with the inspection information stored in the cache 105.
印字位置情報と画像データを元に印刷された文字情報をＯＣＲ部１１１で読み取り、その文字情報に対する検査情報を検査情報算出部１０７で算出して検査部１０６でキャッシュ１０５に保存された検査情報と比較する。 - 特許庁 - This cache memory system in which a main CPU is connected with a main memory constituted of an ROM and an RAM through an external bus is constituted of 4-way set associative caches where each Way has Tag 45, Valid bit 46, Dirty bit 47, and data block 48.
メインＣＰＵと、ＲＯＭとＲＡＭからなる主記憶装置とが外部バスを通じて相互に接続されているキャッシュメモリシステムであって、４−ｗａｙセットアソシエイティブキャッシュからなり、各ＷａｙはＴａｇ４５、Ｖａｌｉｄビット４６、Ｄｉｒｔｙビット４７、データブロック４８を持つ。 - 特許庁 - To avoid the deletion of high-priority and important data, the decrease of whole input/output processing for storage, the occurrence of a performance influence for high-priority operation when troubles occur in a storage that has a cache memory and a disk apparatus as much as possible.
キャッシュメモリとディスク装置を有するストレージにおいて、障害発生時に、優先度の高い重要なデータの消失を回避し、ストレージに対する入出力処理全体として低下し、優先度の高い業務に対して性能影響が生じるのを極力回避する。 - 特許庁 - This graphics processor is provided with: a rasterizer for outputting fragment information while rendering data in an i-th span (i is a natural number); a processor for outputting coordinates calculated by calculating coordinates of the first data in an (i+1)-th span based on the fragment information outputted from the rasterizer; a cache memory for storing data corresponding to the calculated coordinates output from the processor and prefetched from an external memory device.
グラフィックス処理装置は、i(iは自然数)番目スパンのデータをレンダリングしながらフラグメント情報を出力するラスタライザとラスタライザから出力されたフラグメント情報に基づいて(i+1)番目スパンの一番目データの座標を計算して、計算された座標を出力するためのプロセッサとプロセッサから出力された前記計算された座標に相応し、外部メモリ装置からプリフェッチされたデータを貯蔵するためのキャッシュメモリとを備える。 - 特許庁 - The cache device 2 stores a received OS image in an incorporated storage medium in response to receiving a read response of OS image-portion data from the storage router 7 and thereafter transfers pertinent data to the diskless PC 1 from the OS image stored in the device itself without requesting read to a storage device 6, in response to a read request for logical block address 1 and following addresses from the diskless PC 1.
ストレージルータ７からＯＳイメージ分のデータの読み出し応答を受信すると，キャッシュ装置２は，受信したＯＳイメージを内蔵の記憶媒体に記憶し，その後，ディスクレスＰＣ１からの論理ブロック１番地以降の読み出し要求に対しては，ストレージ装置６に要求を行わず，自装置内に記憶しているＯＳイメージから該当するデータをディスクレスＰＣ１に転送する。 - 特許庁 - Thereby, even when metadata for update temporarily stored in a cache memory 1081 partially disappear or when update of metadata of a hard disk 1082 is incomplete, the log data corresponding to the metadata for update are kept in the NVRAM 106, whereby the consistency of the metadata on the hard disk 1082 can be restored by using the log data.
したがって、キャッシュメモリ１０８１に一時記憶された更新用のメタデータが電源異常などの障害により部分的に消失する場合や、ハードディスク１０８２のメタデータの更新が不完全な場合でも、更新用のメタデータに対応するログデータがＮＶＲＡＭ１０６に保持されるため、このログデータを用いてハードディスク１０８２上におけるメタデータの整合性を回復することが可能となる。 - 特許庁 - An information storage medium(DISC) can be reproduced by an information reproducing device equipped with a navigation manager (NVMNG) for performing decoding of management information and processing based on this; a data cache(DTCCH) for temporarily storing resources before the reproduction and display of resources and a presentation engine (PRSEN) for reproducing and displaying resources.
情報記憶媒体(DISC)は、管理情報の解読とそれに基づく処理を行うナビゲーションマネージャ(NVMNG)とリソースの再生及び表示の前に前記リソースを一時保存するデータキャッシュ(DTCCH)と前記リソースを再生及び表示するプレゼンテーションエンジン(PRSEN)とを具備した情報再生装置により再生が可能である。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
- 大規模オープンソース日英対訳コーパス
- この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
- PEAR
- Copyright © 2001 - 2008 by the PEAR Documentation Group.
This material may be distributed only subject to the terms and conditions set forth in the Open Publication License, v1.0 or later (the latest version is presently available at http://www.opencontent.org/openpub/ ).
