「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 108 109 110 111 112 113 114 115 116 .... 141 142 次へ＞- When the specified AV file is reproduced, a file reading section 107 reads the AV file recorded on the PC card type HDD 13 on the basis of the conversion table, and makes an output section 111 reproduce the AV file through a decoder section 110.
所定のAVファイルが再生される場合、ファイル読取部１０７は、その変換テーブルに基づいて、PCカード型HDD１０３に記録された、そのAVファイルを読み取り、デコーダ部１１０を介して、出力部１１１に再生させる。 - 特許庁 - In the power supply of the control circuit 40, the address range of the ROM 41 corresponding to the contents of the serial ROM 32 is designated by the address decoder 42, so that configuration corresponding to the type of the circuit 30 to be controlled can be attained.
制御回路４０の電源投入時、アドレスデコーダ４２がシリアルＲＯＭ３２の内容に応じたＲＯＭ４１のアドレス範囲を指定することによって、被制御回路３０の種別に応じたコンフィグレーションを行う。 - 特許庁 - After completion of recording of a disk 3 in the last tray of a changer 1, a disk in the first tray is mounted to read TOC information and the TOC information is decoded by a TOC information decoder 11 and stored into a TOC information memory 12.
チェンジャ１の最終トレイのディスク３の録音終了後、さらに最初のトレイのディスクを装着してＴＯＣ情報を読み、ＴＯＣ情報デコーダ１１でデコードしてＴＯＣ情報メモリ１２に記憶する。 - 特許庁 - This circuit ahs such constitution that a wafer burn-in signal WBI1 is inputted to an inverter 410 taking its share of the least significant bit in plural pre-decoder circuit sections 40, and a wafer burn-in signal WBI0 to the other inverters 411-41n.
複数のプリデコーダ回路部４０中の最下位ビットを分担するインバータ４１_0 にウエハーバーンイン信号ＷＢＩ_1 を入力し、他のインバータ４１__1 〜４１_n には、ウエハーバーンイン信号ＷＢＩ_0 を入力する構成とする。 - 特許庁 - The editing part 106 generates electronic program guide data of only the receivable service based on the electronic program guide data separated by the TS decoder data 103 and the ID number stored in the service list storage part 111.
編集部１０６は、ＴＳデコーダ１０３により分離された電子番組ガイドデータおよびサービスリスト記憶部１１１に記憶されたＩＤ番号に基づいて、受信可能なサービスのみの電子番組ガイドデータを生成する。 - 特許庁 - An interval decoder sets the value of the branch point of each interval determined by the interval determining unit in the same way as the setting of the 1st level values at each branch point, and an interval gain adjusting unit stores the gain of each interval supplied externally.
区間デコーダは区間決定部で決まる各区間の分岐点ごとの値を各分岐点での第１レベル値と同じく設定し、区間利得調整部は外部から提供される各区間の利得を貯蔵する。 - 特許庁 - When the text data is read in a data analyzing section 6, the text data without the composing data is provided to a data generating section 8, and is combined with video data decoded in a video decoder 7 in a video combining section 9.
そして、データ解析部６でテキストデータが読み出されると、組版情報が除かれたテキストデータがデータ生成部８に与えられた後、映像デコーダ７で復号化された映像データと映像合成部９で合成される。 - 特許庁 - This TV receiver is provided with a setting key to be operated when setting the RATING information, a decoder 4 for extracting the RATING information from a V-chip signal, a memory 5 for storing the RATING information set by the user and a control circuit 1 for reading the RATING information from the decoder 4 and storing the read RATING information in the memory 5 when the setting key is pressed by the user.
本発明のＴＶ受像機は、ＲＡＴＩＮＧ情報を設定する際に操作すべき設定キーと、Ｖ−ｃｈｉｐ信号からＲＡＴＩＮＧ情報を抽出するデコーダ４と、ユーザにより設定されたＲＡＴＩＮＧ情報を記憶するためのメモリ５と、ユーザにより設定キーが押下されたとき、デコーダ４からＲＡＴＩＮＧ情報を読み出し、読み出したＲＡＴＩＮＧ情報を前記メモリ５に格納する制御回路１とを具えている。 - 特許庁 - The broadcast receiver provided with an external video signal input part into which external video signals are input has a decoder which decodes video signals input into the external video signal input part or video signals based on them and converts the video signals to data included with configuration data, and a configuration rewriting part which rewrites configuration of the broadcast receiver based on the configuration data converted by the decoder.
外部より映像信号が入力される外部映像信号入力部を有する放送受信機において、前記外部映像信号入力部に入力された映像信号またはそれに基づく映像信号をデコードして設定データを含むデータに変換するデコード部と、前記デコード部により変換された設定データに基づき放送受信機の設定を書き換える設定書き換え部と、を備えた放送受信機とする。 - 特許庁 - A detector module for assembling the computer tomography imaging system comprises a scintillator array, a plurality of photodiode arrays optically connected thereto, a decoder connected to the photodiode arrays and including a plurality of latch registers, and a flexible cable which is electrically connected to the decoder and is so constituted as to transmit a signal expressing the light output by the scintillator array to the CT imaging system.
本願発明の他の実施形態において提供されるコンピュータ断層イメージング・システムのアセンブリのための検出器モジュールは、シンチレータ・アレイと、これに光学結合させた複数のフォトダイオードのアレイと、フォトダイオード・アレイと結合しており複数のラッチ・レジスタを含んだデコーダと、デコーダと電気的に接続させシンチレータ・アレイが出力した光を表す信号をＣＴイメージング・システムに送信するように構成させた可撓性ケーブルとを含む。 - 特許庁 - A word line decoder 300 includes multiple driver circuits 310, multiple word lines WL which are provided at respective outputs of the driver circuits 310, and multiple primary input lines which are connected to the driver circuits and are oriented in a first direction.
ワード線デコーダ３００は、複数のドライバ３１０、ドライバ３１０のそれぞれの出力に設けられた複数のワード線ＷＬ、そしてドライバに接続され第一の方向に配向される複数の主入力線を備える。 - 特許庁 - In the sound source reproducing device, tact switches SW1, SW2 are connected to a sound source IC 100 constituted of a controller 12, a memory 14 and a decoder 16 and sound source data stored in the memory 14 by being made to correspond to the operation of each tact switch are reproduced.
コントローラ１２と、メモリ１４と、デコーダ１６とで構成された音源ＩＣ１００にタクトスイッチＳＷ１およびＳＷ２を接続し、該各タクトスイッチの操作に対応させてメモリ１４内に記憶させた音源データを再生する。 - 特許庁 - When the reliability of the data exceeds the predetermined threshold, a decoder part 103 decodes the re-transmitted data, combines it with the previous data, performs an error correction processing about the combined data and an error determination part 105 determines presence/absence of an error.
データの信頼度が所定の閾値を超えた場合、デコーダ部１０３は、再送されてきたデータを復号して前のデータと合成し、合成したデータについて誤り訂正処理を行ない、誤り判定部１０５が誤りの有無を判定する。 - 特許庁 - A D/A converting circuit 11 respectively controls one of switches SW1-SW8 and SW9-SW16 of first and second switch groups 13 and 14 to ON state respectively based on a digital signal Din inputted to a decoder circuit 15.
Ｄ／Ａ変換回路１１は、デコーダ回路１５に入力されるデジタル信号Ｄｉｎに基づいて第１及び第２スイッチ群１３，１４のスイッチＳＷ１〜ＳＷ８，ＳＷ９〜ＳＷ１６のそれぞれ一つをオンに制御する。 - 特許庁 - In a digital broadcast receiver 1 incorporating a DVD reproducing apparatus 2, an HD device 3, and a tuner 4 for receiving digital broadcast DS, a decoder 5 generates an image based on digital information supplied from any of them.
ＤＶＤ再生装置２、ＨＤ装置３およびデジタル放送ＤＳを受信するチューナ４を内蔵するデジタル放送受信装置１では、デコーダ５はこれらのいずれかから供給されるデジタル情報に基づく画像を生成する。 - 特許庁 - Before inputting time information in a received digital broadcast wave to a buffer, a time information decoder 16 decodes only time information earlier and then a mixer 14 synthesizes it with a video signal and the synthesize signal is displayed.
受信したデジタル放送波の内の時刻情報を、バッファに入力する前に、時刻情報復号器１６にて時刻情報だけを先に復号化し、後で混合器１４にて合成してから表示する構成となっている。 - 特許庁 - In one embodiment of this invention, a decoder receives a dependency relationship tree as an original language input and accesses a set of a statistic model, and an output combined by logarithmic linear framework is generated from the set of the statistic model.
本発明の一実施形態では、デコーダが、原言語入力として依存関係ツリーを受け取り、統計モデルのセットにアクセスし、統計モデルのセットから、対数線形のフレームワークで組み合わせられた出力が生成される。 - 特許庁 - To provide an image decoder that can be downsized and can reduce the maximum value of a consumed current in the case of simultaneously outputting digital image data of a plurality of channels and to provide a semiconductor device and an image decoding method.
複数チャネルのデジタル画像データを同時に出力する場合に、装置の小型化が可能であり、また消費電流の最大値を削減することができる画像復号装置、半導体装置、及び画像復号方法を提供する。 - 特許庁 - To provide an arithmetic encoder/decoder and an arithmetic encoding/ decoding method with immunity to a bit error as well as provision of a compression function by using many more segments to generate codes with a prescribed length while suppressing increase in the complexity.
複雑度の増加を抑えてより多くのセグメントで所定の長さに符号を形成し、圧縮機能のみならずビットエラーに対する耐性を備えた算術符号化／復号化装置、算術符号化／復号化方法を提供する。 - 特許庁 - An Fs decoder section 32 decides the frequency division ratio information P, Q on the basis of the Fs information denoting the frequency of an audio clock transmitted from a transmission side, and applies the information to variable divider sections 55 and 56.
Ｆｓデコード部３２は、送信側から送信されてきた、オーディオクロックの周波数を表すＦｓ情報に基づいて、分周比の情報であるＰとＱを決定し、可変デバイド部５５と可変デバイド部５６に供給する。 - 特許庁 - Because data can be transmitted over a data network in a wide variety of formats, the decoder board 102 is able to decode data streams of auidovisual programming in a variety of formats so that the data can be outputted by the board 102 to various output devices.
データはデータネットワークを通じて様々なフォーマットで送信できるので、復号器ボード１０２は種々のフォーマットのオーディオビジュアルプログラミングのデータストリームを復号して該データがボード１０２により種々の出力装置に出力できる。 - 特許庁 - When receiving a burst of channel change requests for the elapsed by a time interval shorter than a predetermined time out duration (T_tempo), a digital decoder transmits two physical channel change requests to the accessed network of the system.
所定のタイムアウトの継続時間（Ｔ_ｔｅｍｐｏ）より短い時間間隔だけ離れたチャンネル変更要求のバーストを受信した場合、デジタル・デコーダはシステムのアクセス・ネットワークに二つの物理的なチャンネル変更要求を送信する。 - 特許庁 - To provide an encoder and decoder, and a transmitter and receiver for performing an LDPC (Low Density Parity Check) encoding/decoding optimal for a slot structure in a transmission system which performs time division multiplexing on a plurality of kinds of digital modulation schemes.
複数種類のデジタル変調方式を時分割多重する伝送システムにおいて、スロット構造に最適なＬＤＰＣ符号化／復号する符号化器及び復号器、並びに送信装置及び受信装置を提供する。 - 特許庁 - To provide an error correction encoder and an error correction decoder as well as a transmitter of an error correcting system capable of sufficiently obtaining an improvement in data transmission efficiency by improving a coding rate by an error correcting function.
誤り訂正機能による符号化率の向上が図れ、データ伝送効率の向上が充分に得られるようにした誤り訂正符号器及び誤り訂正復号器並びに誤り訂正方式の伝送装置を提供すること。 - 特許庁 - To provide an error correction encoder, an error correction, decoder, and a transmitter adopting an error correction system, which improve the encoding rate of an error correcting function to sufficiently improve the data transmission efficiency.
誤り訂正機能による符号化率の向上が図れ、データ伝送効率の向上が充分に得られるようにした誤り訂正符号器及び誤り訂正復号器並びに誤り訂正方式の伝送装置を提供すること。 - 特許庁 - To provide an encoder and decoder for performing LDPC (low density parity check) encoding/decoding optimal for a slot structure, and a transmission apparatus and a reception apparatus, in a transmission system for multiplexing, in a time division manner, a plurality of kinds of digital modulation systems.
複数種類のデジタル変調方式を時分割多重する伝送システムにおいて、スロット構造に最適なＬＤＰＣ符号化／復号する符号化器及び復号器、並びに送信装置及び受信装置を提供する。 - 特許庁 - A scan pass register in which flip-flops are connected in series in an integrated circuit is made to a memory for BIST command, a flip-flop is selected by an address specifying signal from an address decoder, and program data for BIST execution command is read out.
集積回路中のフリップフロップを直列に連結したスキャンパスレジスタをＢＩＳＴ命令用メモリとし、アドレスデコーダからのアドレス指定信号によりフリップフロップを選択してＢＩＳＴ実行命令用プログラムデータを読み出す。 - 特許庁 - At a client terminal 110, decoding of the read color code information 20 is executed, then the decoded information is transmitted to a decoder server 120, and the reproduced content information 40 is acquired, followed by accessing a content server 130, to thereby allow the client to acquire content data.
クライアント端末１１０は、読み取ったカラーコード情報２０のデコード処理を行い、デコード情報をデコーダサーバ１２０に送信し、再生されたコンテンツ情報４０を取得し、コンテンツサーバ１３０にアクセスし、コンテンツデータを取得する。 - 特許庁 - A display scene selector 90, on the basis of the time code for the identical scenes, reads out moving picture data about the identical scene from an encoded moving picture database 50, a moving picture decoder 100 decodes the encoded data, and displays it on a display 110.
表示シーン選定部９０は、該同一シーンのタイムコードに基づき、符号化動画像データベース５０から同一シーンの動画像データを読み出して、動画像復号化部１００で復号化した後、表示部１１０に表示する。 - 特許庁 - The remote monitoring system has the photography unit 10 comprising a monitoring camera 11, a vibration sensor 12, and the repeating installation 13 functioning as an encoder, and a display unit 20 comprising a monitor 21 and the repeating installation 22 functioning as a decoder.
遠隔監視システムは、監視カメラ１１と振動センサ１２とエンコーダとして機能する中継装置１３とからなる撮影ユニット１０，及び、モニタ２１とデコーダとして機能する中継装置２２とからなる表示ユニット２０を、備える。 - 特許庁 - To provide an image processing system, an image processing unit and a storage medium by which a decoder side can generate a more natural decoded image from an original image without imposing a load on a coder side.
本発明の課題は、符号化側に負担をかけることなく、復号側で元の画像に対してより自然な復元画像を生成することが可能な画像処理システム、画像処理装置、及び記憶媒体を提供することである。 - 特許庁 - The frequency selector 112 outputs a control signal for shifting the frequency by Δf to the frequency variation type local signal oscillator 113, and outputs information on the control frequency Δf to a decoder 114.
周波数選択部１１２は、Δｆだけ周波数をシフトさせるための制御信号を周波数可変型ローカル信号発振器１１３へ出力するとともに、制御周波数Δｆについての情報を復号部１１４へ出力する。 - 特許庁 - A first tuner 11 and a second tuner 12 are mounted on a wiring board 10 so as to be arranged like L in plane view, and an MPEG decoder 15 is mounted in a square area 20 having two sides defined by both of tuners 11 and 12.
配線基板１０上に第１のチューナ１１と第２のチューナ１２を平面視Ｌ字状の配置で実装し、両チューナ１１，１２によって２辺が仕切られる方形領域２０にＭＰＥＧデコーダ１５を実装する。 - 特許庁 - To provide a decoding method, a program for the decoding method, a recording medium for recording the program for the decoding method, and a decoding apparatus that are applied to a decoder adopting, e.g. the ITU-T H. 264 system so as to attain the decoding processing at a higher speed than that of conventional one.
本発明は、復号化方法、復号化方法のプログラム、復号化方法のプログラムを記録した記録媒体、復号化装置に関し、例えばITU-T H.264 方式のデコーダに適用して、従来に比して復号化処理を高速度化する。 - 特許庁 - The selector 33 selects an output signal of a γ-correction table 31 in the fixed document mode and selects an output signal of a γ-correction table 32 in the SDF mode according to the selection signal generated by the instruction decoder 34.
セレクタ３３は、命令デコーダ３４から出力されたセレクト信号により原稿定置モード時はγ補正テーブル３１の出力信号が、ＳＤＦモード時はγ補正テーブル３２の出力信号がそれぞれ選択される。 - 特許庁 - The alpha map decoder comprises a means for separating each encoded information, a reference block determination means, a prediction value determination means, and a decoding means of alpha map encoded information.
アルファマップ復号化装置において、各符号化情報を分離する手段と、参照ブロック決定手段と、予測値決定手段と、ラベル符号化情報の復号化出力手段と、アルファマップ符号化情報の復号化手段とを有する。 - 特許庁 - Based on address signals (A0 to A7) outputted from a CPU 101 for display control through an output buffer 109, the address decoder of the I/O expander generates and instructs a signal showing which output port to use.
Ｉ／Ｏエクスパンダのアドレスデコーダは、表示制御用ＣＰＵ１０１から出力バッファ１０９を介して出力されたアドレス信号（Ａ０〜Ａ７）に基づいて、どの出力ポートを用いるかを示す信号を生成して指示する。 - 特許庁 - When a write signal is active, the address decoder 2a makes active only a write signal WCS, corresponding to a specific address allocated to the flag bit register, and input data are written only in one flag bit register, and the value of the register is updated.
アドレスデコーダ２ａは、ライト信号がアクティブのときは、フラグビットレジスタに割り付けられた特定のアドレスに対応するライト信号ＷＣＳのみアクティブにし、１のフラグビットレジスタのみに入力データが書き込まれ、レジスタの値が更新される。 - 特許庁 - A command decoder 13 receives command data transmitted through remote control, a tap length register 15 stores tap length data and a serial/parallel conversion section 14 converts coefficient data received in a form of serial data into parallel coefficient data.
コマンド等遠隔操作で送信されたコマンドデータをコマンドデコーダ１３にて受信しタップ長データはタップ長レジスタ１５に格納され、シリアルデータで受信された係数データはシリアル／パラレル変換部１４にてパラレル係数データに変換される。 - 特許庁 - To provide an image data receiving apparatus capable of being operated synchronously with a system clock of an encoder side (server side) even in the case of using a decoder on which no clock reference type PLL circuit is mounted.
ＰＳ−ＬＳＩをＭＰＥＧ２デコーダＬＳＩとして用いて画像データ受信装置を構成した場合、クロックリファレンスを基準としたＰＬＬ回路が搭載されていないため、エンコーダのシステムクロックと同期をとることができない。 - 特許庁 - The power supply can be connected to the interconnection portion for feeding the DC power to the electronic equipment and is provided with a decoder circuit for ciphering the signal received via the interconnection portion from the electronic equipment.
前記電源は、前記ＤＣを前記電子装置に提供するために前記相互接続部に結合可能であり、前記電子装置から前記相互接続部を介して受信した前記信号を復号化するためのデコーダ回路を有する。 - 特許庁 - A decoder, in case the previous frame of the current frame is lost, decodes the auxiliary code within the code of the current frame to obtain the sample sequence at the tail end of the frame before the current frame or the sample sequence at the top of the current frame.
復号化器は、例えば、現フレームの前のフレームが失われている場合には、現フレームの符号内の補助符号を復号して、現フレームの前のフレームの末尾のサンプル系列又は現フレームの先頭のサンプル系列を得る。 - 特許庁 - In this case, a decoder 7 extracts the control information signal from the demodulated signal and a multiplexer 8 multiplexes the control information signal on the received broadcast signal to reconfigure the frame configuration and the multiplexed signal is transmitted as a recording signal.
この際、復調信号から制御情報信号をデコード装置７で抽出し、この制御情報信号を多重装置８により受信された放送信号に多重してフレーム構成を再構築し、記録用として送出する。 - 特許庁 - To provide a decoder of a digital-to-analog converter capable of reducing the number of PMOS and NMOS transistors and a layout area for a metal-contact-poly-structure and also reducing a bump pad pitch.
ＰＭＯＳトランジスタとＮＭＯＳトランジスタとの個数及び金属−コンタクト−ポリ構造のためのレイアウト面積を減少させるとともに、バンプパッドのピッチを減少させることが可能なデジタル／アナログ変換器のデコーダを提供する。 - 特許庁 - To display the broadcast-related information, the CPU 16 controls an MPEG decoder 14 and a video processor 15 to edit a screen of this information only or a screen with the superposition of a broadcast now being received as displaying data.
ＣＰＵ１６は、放送関連情報を表示するため、ＭＰＥＧデコーダ１４およびビデオプロセッサ１５を制御して、その情報のみの画面、または受信している放送と重ねた画面を表示用のデータとして編集する。 - 特許庁 - In some embodiments, the LLR optimizer iteratively revises the scale factor during receipt of broadcast signals until the number of iterations of the iterative decoder is either minimized for convergence or minimized for convergence failures.
本実施の形態では、LLR最適化器は、反復デコーダの繰り返し回数が収束について最小にされるか、又は収束の失敗について最少にされるまで、ブロードキャスト信号の受信の間にスケールファクタを繰り返し修正する。 - 特許庁 - Among a plurality of signals outputted from the decoder LSI 51, signals of a predetermined number are transmitted to the RAMs 52, 53 by the wiring patterns of the predetermined number, and other signals of a predetermined number are outputted to the outside by the lead wire 229.
デコーダＬＳＩ５１から出力される複数の信号のうち所定数の信号は、上記所定数の配線パターンによりＲＡＭ５２，５３へ伝送され、他の所定数の信号は、リード線２２９により外部へ出力される。 - 特許庁 - A gradation control circuit selects one of 2n pieces of the gradation control signals SIG0-SIG15 corresponding to 2n gradations in response to the timing of activation of the decoder pulse DP, and outputs it as a gradation display signal SCG.
階調制御回路は、デコードパルスＤＰの活性化タイミングに応じて、２^n階調にそれぞれ対応する２^n個の階調御信号ＳＩＧ０〜ＳＩＧ１５のうちの１個を選択して階調表示信号ＳＣＧとして出力する。 - 特許庁 - Frame control information is latched from reception data RD during a reception by a latch circuit 25 provided in a receiver/transmitter 20A, and the frame control information is decoded by a decoder 26 to decode a data length and a data structure in an address region.
送受信部２０Ａ内に設けられたラッチ回路２５により、受信中の受信データＲＤからフレーム制御情報をラッチし、デコーダ２６でこのフレーム制御情報を解読してアドレス領域のデータ長とデータ構造をデコードする。 - 特許庁 - The code signal transmission means sends a received specification signal to the individual decoder means of the paper feeder unit and also to the code signal transmission means located on the immediately lower level after making a prescribed change.
コード信号伝送手段は受信した指定コード信号を、給紙ユニットの各々のデコード手段に送信すると共に、所定の変更を加えてその直ぐ下段に位置する給紙ユニットのコード信号伝送手段に送信する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
