「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 116 117 118 119 120 121 122 123 124 .... 141 142 次へ＞- A column decoder RD generates block selection signals BSE0-BSE3 and address signals X0 and X1, in response to a column address signal and selects main word lines MWLi0 and MWLi1 (i=0-7) in response to the column address signal.
ＳＤ信号線ＳＤｉ０（ｉ＝０−３），ＳＤｉ１（ｉ＝４−７）はグローバル入出力線ＧＩＯｊ０に、ＳＤ信号線ＳＤｉ０（ｉ＝４−７），ＳＤｉ１（ｉ＝０−３）は、グローバル入出力線ＧＩＯｊ１に隣接して配置される。 - 特許庁 - To readily compare an image restored and regenerated by a decoder with the prior compression image in a magnetic recording and reproducing apparatus, such as a VTR and to record the restored and reproduced image at a desired position of tape in the magnetic recording and reproducing apparatus.
デコーダにより復元再生した映像と、ＶＴＲ等の磁気記録再生装置の圧縮前の該映像の比較を容易にし、かつ、復元再生した映像を磁気記録再生装置のテープの意図した位置に記録することを可能とする。 - 特許庁 - To provide a code word extracting apparatus and method thereof capable of extracting a code word from a variable length coded data stream at a high speed, while suppressing the increase in the circuit scale and to provide a decoder, and to provide an image reproducing apparatus that uses the code word extracting apparatus.
回路規模の増大を抑えつつ高速に可変長符号化データストリームから符号語を抽出できる符号語抽出装置とその方法、この符号化抽出装置を用いた復号化装置および画像再生装置を提供する。 - 特許庁 - When non-coincidence is detected by the comparator circuit 15, the exception report of invalid operation exception is outputted by an operation exception detecting circuit 16, a select signal is prepared by a decoder 17 and according to that signal, a selector circuit 18 selects and outputs a non-numeral.
比較回路１５で不一致が検出されると、演算例外検出回路１６では、無効演算例外の例外報告を出力し、デコーダ１７で選択号を作成し、それにしたがって、選択回路１８で、非数を選択、出力する。 - 特許庁 - The number of the packed data is counted by a frequency divider 101 for write use based on a write-enabling signal WE and the control is made so that a write signal RAM-WE can be generated every four 8-bit data in a decoder 105 and a write-address counter 107 can be counted up.
ライトイネーブル信号ＷＥに基づいてライト用分周器１０１でパックしたデータ数をカウントしておき、４個ごとにデコーダ１０５でライト信号ＲＡＭ＿ＷＥが生成されライトアドレスカウンタ１０７がカウントアップされるように制御する。 - 特許庁 - The output buffers 17a and 17b have different drive capabilities, and an output changeover register 22 and a decoder 24 select either of them in advance, in matching with the load capacity of an external circuit connected to the input/output terminal 18.
出力バッファ１７ａ，１７ｂは異なる駆動能力を有し、入出力端子１８に接続される外部回路の負荷容量に合わせて、予め出力切替レジスタ２２及びデコーダ２４によって一方が選択されるようになっている。 - 特許庁 - To provide a viterbi decoder which keeps good reproduction performance even when unevenness of recording power and shapes of record marks caused by a medium characteristic and non-linear distortion of a reproduction waveform caused by a reproduction characteristic are caused when record data recoded in a recording medium is reproduced using viterbi algorithm.
従来は、ビタビアルゴリズムを用いて記録媒体に記録された被記録データの再生を行う際、媒体特性に起因する記録マーク形状の不揃いや、再生波形の非線形歪みが生じた場合、良好な再生性能を維持できない。 - 特許庁 - Thus, the power supply set-up can be executed at high speed for the address decoder/write current driver 31 of low-speed power supply set-up and to the data I/O system circuit 33, then the set-up can be executed at high speed as the whole circuit block.
これにより、電源セットアップ速度の遅いアドレスデコーダ・書込電流ドライバ３１およびデータＩ／Ｏ系回路３３に対して電源セットアップを高速に実行することができ、回路ブロック全体としてセットアップを高速に実行することができる。 - 特許庁 - Thus, a display time of the B picture is a time equivalent to 3 fields, data remaining in an input buffer memory at a decoder just before decoding the I picture are increased so as to increase a generated code quantity of a noted I picture.
これにより、Ｂピクチャの表示時間が３フィールドに相当する時間となり、Ｉピクチャの復号化直前でのデコーダ側入力バッファメモリに残留するデータが増大し、注目するＩピクチャでの発生符号量を多く取ることが可能となる。 - 特許庁 - To provide an audio-visual system and decoder in which, in a case where a plurality of output routes are present and synchronization processing becomes required in accordance with a combination of the plurality of output routes, a processing burden caused by delay control for the synchronization processing is reduced.
出力経路が複数存在し、複数の出力経路の組み合わせにより同期処理が必要となった場合に、同期処理のための遅延制御による処理負担を軽減するオーディオ−ビジュアルシステム及びデコーダを提供する。 - 特許庁 - A decoder requests the memory read of decompressed data necessary for the decompression of the first command stored in the cache 104, and decodes the first command based on the decompressed data, and requests the memory write of the decompressed data acquired by decoding.
デコーダは、キャッシュ104に格納された第一のコマンドの伸長に必要な既に伸長済みのデータのメモリ読出を要求し、伸長済みのデータに基づき第一のコマンドを復号し、復号によって得た伸長データのメモリ書込を要求する。 - 特許庁 - One of the 2nd decoders 41 to 44 shifting the bit positions of data to be decoded one by one is selected in accordance with the data length L1 of the 1st encoded data, and the data length L2 of the 2nd encoded data is calculated in accordance with decoded data RS2 decoded by the selected 2nd decoder.
１つ目の符号化データのデータ長Ｌ１によって、復号化するデータ位置が１ビットづつずれた複数の第２の復号部の中から１つが選択され、その復号化データＲＳ２に応じて、２つ目の符号化データ長Ｌ２が算出される。 - 特許庁 - Whether or not the DMA transferred address inside an address buffer 12 is the rearrangement address is judged in a high-order address decoder 13, and when it is the rearrangement address, the conversion table 14 is referred to and the actual address of the register made to correspond to the address is outputted.
ＤＭＡ転送されたアドレスバッファ１２内のアドレスが、再配置アドレスか否かを上位アドレスデコーダ１３で判断し、再配置アドレスであれば、変換テーブル１４を参照して当該アドレスに対応付けられているレジスタの実アドレスを出力する。 - 特許庁 - A control signal decoder 282 receives control information of the RAM 26 transmitted through a system bus 34 to generate a control signal for controlling the RAM 26, and output the generated control signal to a power-saving transition control device 40.
制御信号デコーダ２８２は、システムバス３４を介して送信されるＲＡＭ２６の制御情報を受け入れ、ＲＡＭ２６を制御する制御信号を生成し、生成した制御信号を省電力移行制御装置４０に出力する。 - 特許庁 - A slave filter 52 includes a Gm amplifier and a capacitance circuit similarly to the case with the master filter 51, sets a Gm value setting current I to its own Gm amplifier and sets a capacitance value setting signal S2 calculated by a decoder circuit 53 to its own capacitance circuit.
スレーブフィルタ５２は、マスターフィルタ５１と同様に、Ｇｍアンプ容量回路とを含み、上記のＧｍ値設定電流Ｉを自己のＧｍアンプに設定し、デコーダ回路５３で算出された容量値設定信号Ｓ２を自己の容量回路に設定する。 - 特許庁 - A row decoder 20 applies a first negative voltage to a selection word line whose data is to be erased, and applies a second positive voltage to a non-selection word line whose data is not to be erased, in a state of applying an erasure voltage to a semiconductor region when performing erasure.
ロウデコーダ２０は、消去動作時に、半導体領域に消去電圧を印加した状態で、データが消去される選択ワード線に負の第１の電圧を印加し、データが消去されない非選択ワード線に正の第２の電圧を印加する。 - 特許庁 - In an active period, the source bias control circuits 171 control source wires which are not connected with memory cells to be read among source wires selected by a low pre-decoder 150 among the respective source wires to be in a state where the source bias potentials are supplied.
アクティブ期間に、各ソース線のうちロウプリデコーダ１５０で選択されたソース線のうち読み出し対象のメモリセルとは非接続のソース線が、ソースバイアス制御回路１７１によって、前記ソースバイアス電位が供給された状態に制御される。 - 特許庁 - A row address decoder 26 of a semiconductor memory device 10 generates internal row address signals RAD<0:11>, /RAD<0:11> in which the most significant bit and the least significant bit of row address signals RA<0:11>, /RA<0:11> corresponding respectively to address signals A0-A11 are replaced each other.
半導体記憶装置１０の行アドレスデコーダ２６によって、アドレス信号Ａ０〜Ａ１１にそれぞれ対応する行アドレス信号ＲＡ＜０：１１＞，／ＲＡ＜０：１１＞の最上位ビットと最下位ビットとが入替えられた内部行アドレス信号ＲＡＤ＜０：１１＞，／ＲＡＤ＜０：１１＞が生成される。 - 特許庁 - A soft decision Viterbi decoder 6 gathers state transitions corresponding to a plurality of code words by using the least common multiple of the number of bits of code words and the number of bits of sub symbols for the number of bits of the processing unit and uses amplitude information of the sub symbols to carry out soft decision Viterbi decoding.
軟判定ビタビ復号器５で、符号語のビット数とサブシンボルのビット数の最小公倍数を処理単位ビット数として、複数符号語に対応する状態遷移をまとめて、サブシンボルの振幅情報を使って軟判定ビタビ復号する。 - 特許庁 - Prediction is calculated by pixel data of a prediction tap generated in a prediction tap data generating part 5 and a prediction coefficient set supplied from the ROM 8 so that a prediction picture signal is generated with respect to the output picture signal of the decoder 1.
予測タップデータ生成部５で抽出された予測タップの画素データと、ＲＯＭ８から供給される予測係数セットとによる予測演算を行うことによって、復号器１の出力画像信号に対して、予測画像信号が生成される。 - 特許庁 - A client terminal 110 performs decoding processing for the read color code information 20, transmits the decoded information to a decoder server 120, acquires reproduced content information 40, based on the content information 40, accesses a content server 130 and acquires the content data.
クライアント端末１１０は、読み取ったカラーコード情報２０のデコード処理を行い、デコード情報をデコーダサーバ１２０に送信し、再生されたコンテンツ情報４０を取得し、コンテンツ情報４０を基に、コンテンツサーバ１３０にアクセスし、コンテンツデータを取得する。 - 特許庁 - In this case, a frame is thinned so that a thinning ratio may be increased at a part where a data quantity per the unit time of compressed video data to be inputted to a video decoder 113 is small in a part where display data for displaying a subtitle is not synthesized.
この場合、字幕を表示するための表示データが合成されていない部分において、ビデオデコーダ１１３に入力される圧縮ビデオデータの単位時間当たりのデータ量が少ない部分で間引きの割合が大きくなるように、フレームを間引く。 - 特許庁 - To prevent a changed transmission mode from influencing the error rate of pass-metrically remaining data at changing of the transmission mode for Viterbi-decoding data, coded continuously by one convolution decoder in excess of different modulated multi-value numbers.
異なる変調多値数を越えて連続的に１つのたたみ込み符号化器で符号化されたデータをビタビ復号する際、伝送モード切替時にパスメトリックに残留しているデータの誤り率が切替後の伝送モードの影響を受けないようにする。 - 特許庁 - A latch circuit LT 110 for holding an access flag showing the presence/nonpresence of access, is provided on a row decoder 100 arranged so as to correspond to each block and the access flag held in the latch circuit LT 110 can be read out.
各ブロックに対応して設けられているロウデコーダ１００に、アクセスがあったかどうかをアクセスフラグとして保持するラッチ回路ＬＴ１１０を設け、このラッチ回路ＬＴ１１０に保持されているアクセスフラグを読み出すことができるようにする。 - 特許庁 - To realize high-quality transmission by facilitating the operation which a direction adjuster makes to receives electric waves with few errors even when there is an error count output but there is not error flag output as a specification of an input/output signal of an error correction decoder.
誤り訂正復号器の入出力信号の仕様として、エラー数出力はあるがエラーフラグ出力がない場合においても、方向調整者がエラーの少ない電波を受信する操作を容易化し、高品質の伝送を実現可能とする。 - 特許庁 - In this method, each code length decoding means is provided with a mask for masking all the bits related to all the former code words and a pseudo length decoder for performing a pseudo length decoding process before finding the real length of one word.
この方法において、各コード長復号手段において、すべての前のコード語に関連するすべてのビットをマスクするマスク装置と、１つのコード語の実際の長さを見出す前に擬似長復号処理を行う擬似長復号器とを備える。 - 特許庁 - In this decoder, a non-determination decoding processing section 32 continuously decodes the variable length code data, and completes the decoding processing for the processing target block when the variable length code data are decoded by only "64" as the maximum number owned by the macroblock.
また本発明は、無判定復号処理部３２によって可変長符号データを連続的に復号し、マクロブロックが有する最大数である「６４」だけ可変長符号データを復号した場合に処理対象ブロックに対する復号処理を終了する。 - 特許庁 - When previously registered code words coincide with the encoded data outputted from the left shift 102, a specific symbol generation decoder 103 asserts (='1') the bit data and M bits obtained by adding the corresponding symbol data, code word length and added bit length.
特定シンボル生成デコーダ１０３は、予め登録してある符号語と左シフト部１０２からの符号化データとが一致する場合、ヒット信号をアサート（=“１”）し、対応するシンボル・データ及び符号語長と付加ビット長を加算したＭビットを出力する。 - 特許庁 - The decoder selects decoding data decoded by one decoding processing section capable of completing the decoding processing for the processing target block at the highest speed, out of a termination determination decoding processing section 30 and the non-determination decoding processing section 32.
そして本発明は、終端判定復号処理部３０及び無判定復号処理部３２のうち、最も速く処理対象ブロックに対する復号処理を終了し得る一の復号処理部によって復号された復号データを選択するようにする。 - 特許庁 - If a switching end device receives media output notification from a switching source device, a switch 401 is connected with a contact B, and all image data stored in an extended media buffer 402 are inputted in a decoder 201 from a head frame (I frame).
切替先デバイスが切替元デバイスからメディア出力通知を受け取ると、スイッチ４０１は接点Ｂと接続し、拡張メディアバッファ４０２に蓄積されているすべての画像データが、先頭フレーム（Ｉフレーム）よりデコーダ２０１に入力される。 - 特許庁 - The transmission line information LC on the output of the estimation apparatus 33 of the transmission line information and the demodulation signal amplitude sequence {rX} are multiplied in a multiplier 34 to be applied to an error correction decoder 35, then a decoding sequence having few errors can be acquired.
この伝送路情報推定器３３の出力の伝送路情報Ｌ_Ｃと、復調信号振幅系列｛ｒ_Ｘ｝とが、掛け算器３４で、掛け合わされて、誤り訂正復号器３５に印加され、誤りの少ない復号系列を得ることができる。 - 特許庁 - When the value becomes the count limit value in the timer, an over flow signal is outputted from a decoder 13, the baud rate timer is counted from 1/N (N is an integer being larger than two) of the count limit value and also a source clock from a prescaler 15 is set to 1/N.
ボーレート・タイマがカウント制限値になったとき、デコーダ１３からオーバ・フロー信号を出力してカウント制限値の１／Ｎ（Ｎは２以上の整数）からボーレート・タイマをカウントさせるとともに、プリスケーラ１５からのソース・クロックを１／Ｎとする。 - 特許庁 - BIT RATE REDUCTION APPARATUS AND METHOD THEREOF, IMAGE ENCODER AND METHOD THEREOF, IMAGE DECODER AND METHOD THEREOF, IMAGE ENCODING PROGRAM AND RECORDING MEDIUM WITH THE ENCODING PROGRAM RECORDED THEREON, AND IMAGE DECODING PROGRAM AND RECORDING MEDIUM WITH THE DECODING PROGRAM RECORDED THEREON
ビットレート低減装置及びその方法と、画像符号化装置及びその方法と、画像復号装置及びその方法と、画像符号化プログラム及びそのプログラムを記録した記録媒体と、画像復号プログラム及びそのプログラムを記録した記録媒体 - 特許庁 - When receiving a freeze request via a user interface 101, a freeze control section 103 controls a switch 113 to prevent output of image data from a decoder 111 to a display device 114 and the display device 114 continuously displays a still picture.
ユーザ・インターフェース１０１を介してフリーズ要求があった場合、フリーズ制御部１０３がスイッチ１１３を制御してデコーダー１１１から表示装置１１４へ画像データが出力されなくなり、表示装置１１４は、静止画像を表示し続ける。 - 特許庁 - A decoder 104 performs switching control of reception and/or reproduction for communication data which are received from an external device via a first medium like the Internet and for broadcast data which are received from a broadcasting station via a second medium like a broadcasting network.
デコーダ１０４は、外部装置からインターネットのような第１のメディアを介して受信した通信データ及び放送局から放送網のような第２のメディアを介して受信した放送データの受信及び／又は再生の切り換え制御を行う。 - 特許庁 - In the signal processing unit of this invention, a decoder 6 separates a digital audio signal of a multi-channel of 5.1 ch from an audio bit stream signal 40 and a down mix signal processing means 3 employs down mix processing to convert the digital audio signal of 5.1 ch into a digital audio signal of 2.1 ch.
本発明の信号処理装置では、デコーダ６はオーディオビットストリーム信号４０を５．１ｃｈのマルチチャンネルのデジタルオーディオ信号に分離し、ダウンミックス信号処理手段３はダウンミックス処理により２．１ｃｈのデジタルオーディオ信号に変換する。 - 特許庁 - When a branch destination register setting instruction is executed before the branching, a decoder 1 outputs a branch destination register setting signal 30 and stores a branch destination instruction 53 that is read out of the memory 51 and a branch destination address 52 in the register 50.
分岐に先駆けて分岐先レジスタ設定命令が実行されると、デコーダ１は分岐先レジスタ設定信号３０を出力し、分岐先命令メモリ５１より読み出された分岐先命令５３と分岐先アドレス５２を分岐先レジスタ５０に格納する。 - 特許庁 - In addition, even if an exclusive reproducing equipment, such as a large-capacity storage device, an encoder and a decoder are not mounted on the electronic musical instrument, the user effectively utilizes the audio player and can use a large number of the musical contents, as necessary, and the electronic musical instrument is convenient.
また、大容量の記憶装置や、エンコーダやデコーダ等の専用の再生機器が電子楽器に搭載されていなくても、ユーザはオーディオプレイヤーを有効に活用して、多数の音楽コンテンツを必要に応じて利用することができ便利である。 - 特許庁 - The bit stream and the PST flag encoded and stored on the recording medium 3 are decoded by a decoder 31 of a decoding apparatus 2, and the decoded bit stream is inputted to a format converting circuit 32 and converted from a block format into a frame format.
記録媒体３に符号化されて記憶されたビットストリームとＰＳＴフラグは、複合化装置２のデコーダ３１で複合化され、複合化されたビットストリームは、フォーマット変換回路３２に入力され、ブロックフォーマットからフレームフォーマットに変換される。 - 特許庁 - A terrestrial digital broadcast signal SR of a desired channel received by the antenna element part 1 is converted into an IF digital broadcast signal SI by the tuner part 4, demodulated by the demodulation part 7 and decoded to a video signal and a voice signal by the decoder 9.
アンテナ素子部１で受信された希望チャンネルの地上デジタル放送信号ＳＲはチューナ部４でＩＦデジタル放送信号ＳＩに変換され、復調部７で復調されてデコーダ９で映像信号と音声信号とにデコードされる。 - 特許庁 - A part for measuring the amount of memory storage 241 measures the amount of image data storage in a data buffer memory 212 provided on a preceding stage of an MPEG 2 decoder part 22 to compare the storage amount with a preset value in order to determine a situation of an IP network or the like.
ＩＰネットワークなどの状況を判定するために、ＭＰＥＧ２デコーダ部２２の前段に設けられたデータバッファメモリ２１２の画像データの蓄積量を、メモリ蓄積量計測部２４１で計測し、予め設定された値と比較する。 - 特許庁 - A column side decoder 25 of a serial EEPROM 21 is provided with inverters 27, 28, when batch write-in/erase of data is performed for a memory cell 22, timing at which a batch erase/write-in signal IN is outputted to level shifters 8A-8H respectively is varied.
シリアルＥＥＰＲＯＭ２１のカラム側デコーダ２５にインバータ２７，２８を備えて、メモリセル２２に対してデータの一括書込み／消去を行う場合に、レベルシフタ８Ａ〜８Ｈに一括消去／書込み信号ＩＮを出力するタイミングを夫々変化させる。 - 特許庁 - The video signal decoder 2 is synchronized with the reception of base layer bit stream 106, reproduces enhancement layer bit stream 107 from the recording medium 51, and outputs high sampling grate decoded video signal 110 by hierarchically encoding the both.
映像信号復号化装置２は、ベースレイヤビットストリーム１０６の受信と同期して、記録媒体５１からエンハンスメントレイヤビットストリーム１０７を再生し、両者を階層型復号化して高サンプリングレート復号化映像信号１１０を出力する。 - 特許庁 - In a picture data processor constituted of a key input part 1, an encoder 2, a decoder 3, a control unit 4, a data input part 5, a pseudo random number generating part 6, and a memory 7, data for verifying forgery are invisibly embedded in digital picture data.
例えば、鍵入力部１、エンコード部２、デコード部３、制御部４、データ入力部５、疑似乱数発生部６、メモリ７、を有して構成される画像データ処理装置において、デジタル画像データに改ざんを検証するためのデータを非可視的に埋め込む。 - 特許庁 - The system is provided with digital broadcast receivers (IRD (Integrated Receiver/Decoder) 1, 2) and a reservation controller 3 and the reservation controller 3 is communicatively connected to each of the IRDs with an interface in compliance with the IEEE 1394.
複数のデジタル放送受信装置（ＩＲＤ１、２）と予約制御装置３とを備えたシステムであって、予約制御装置３はＩＥＥＥ１３９４に準拠したインターフェースにより複数のＩＲＤの各々と通信可能に接続される。 - 特許庁 - When a word line WL is selected, the main decoder section 6 controls individually respective sub-decoders 8a, 8b by these power sources and control signals, also, selects an arbitrary inverter Iv in the sub-decoders 8a, 8b by gate decoders 14a, 14b.
これら電源、制御信号によって、メインデコーダ部６はワード線ＷＬの選択の際にそれぞれのサブデコーダ部８ａ、８ｂを個別に制御し、かつゲートデコーダ１４ａ，１４ｂによって、サブデコーダ部８ａ，８ｂにおける任意のインバータＩｖを選択する。 - 特許庁 - A decoding unit 42 of a decoder 31 that the receiving terminal 22 has inside is supplied with the encoded scramble key K_sac from the security module 32 and decodes the encoded scramble key into the original scramble key by using the private key K_sac stored in the EEPROM 43.
一方、受信端末２２が内蔵するデコーダ３１の復号器４２は、セキュリティモジュール３２から暗号化スクランブル鍵の供給を受け、その暗号化スクランブル鍵を、EEPROM４３に記憶された秘密鍵K_sacを用いて、元のスクランブル鍵に復号する。 - 特許庁 - When the display-use image signal Si thus generated is inputted, a display device detects the signal Ps from the inputted signal Si using a tag decoder 200, and discriminates whether the succeeding start/end identification signal is Ts or Te.
表示装置では、このようにして生成された表示用画像信号Ｓｉが入力されると、タグデコーダ２００において、その入力信号Ｓｉから信号Ｐｓを検出し、それに続く開始／終了識別信号がＴｓかＴｅかを判別する。 - 特許庁 - One or a plurality of bits of the maximum likelihood character string is reversed, and a cost function of an assembly of candidate character strings is considered including the character string introduced from the maximum likelihood character string, to acquire soft information used for a turbo decoder or others.
最尤文字列の１つまたは複数のビットを反転して最尤文字列から導出した文字列を含めて、候補文字列の集合のコスト関数を考慮することにより、ターボ復号器またはその他で使用するソフトな情報を取得する。 - 特許庁 - The disk recording and reproducing device 20 is provided with an audio video decoder 7, in which an audio digital signal processor 10 is provided, which applies signal processing to audio data received externally and decode signal processing to stream data of a video disk.
ディスク記録再生装置において、外部入力された音声データの信号処理と、ビデオディスクのストリームデータをデコードする信号処理とを行うオーディオデジタルシグナルプロセッサ１０を、オーディオ・ビデオデコーダ７内に設けたディスク記録再生装置２０。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
