「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 123 124 125 126 127 128 129 130 131 .... 141 142 次へ＞- An analog RF signal is converted to binary data (PDM data) by using a comparator 20 via a low-pass filter 10, a system clock is generated from the binary data by using PLL circuits 30, 40 of two-step constitution, and decoding the PDM data is performed with a PDM decoder 70 by using the system clock.
アナログＲＦ信号をローパスフィルタ１０を経てコンパレータ２０で２値データ（ＰＤＭデータ）に変換し、この２値データから２段構成のＰＬＬ回路３０、４０でシステムクロックを生成し、このシステムクロックを用いてＰＤＭデコーダ７０でＰＤＭデータのデコードを行う。 - 特許庁 - To improve a conventional high-speed decoder with poor display quality for MC in a low-resolution standard using low-resolution MC with fine grain motion compensation, by conducting full resolution MC in a standard wherein upsampling is performed by a function based on DCT/IDCT.
ＤＣＴ／ＩＤＣＴに基づく関数によってアップサンプリングされる基準においてフル解像度ＭＣを行うことによって、細粒度動き補償による低減解像度ＭＣを用いた低解像度基準におけるＭＣを行う従来の高速復号器の不良な表示品質を克服する。 - 特許庁 - The diversity receiving apparatus is provided with: a plurality of antennas 12-14; a selector 32 for selecting any single antenna or combination of the plurality of antennas 12-14; a TV amplifier 19 for amplifying and outputting a received signal of the selected antenna; and a decoder 33 for switching contents of the antenna selected by the selector 32.
複数のアンテナ１２〜１４と、これら複数のアンテナ１２〜１４を単独あるいは組合せて選択するセレクタ３２と、選択したアンテナの受信信号を増幅して出力するＴＶアンプ１９と、セレクタ３２が選択するアンテナの内容を切換えさせるデコーダ３３とを備える。 - 特許庁 - The number of clocks necessary to the processing stage of each instruction is set to each instruction, a clock generation circuit 17 generates a clock signal CLK in accordance with a stage needing the longest time among a series of instructions that are subjected to pipeline processing on the basis of the number of clocks supplied from an instruction decoder 15.
各命令に、各命令の処理ステージに必要なクロック数を設定し、クロック生成回路１７は、命令デコーダ１５から供給される前記クロック数に基づいて、パイプライン処理される一連の命令のうち、最長の時間を要するステージに応じてクロック信号ＣＬＫを発生する。 - 特許庁 - In a recording and reproducing processing part 2, a transport stream (TS) is generated in an MPEG encoder 21 by MPEG encoding and is reproduced from a hard disk (HDD) 23 simultaneously with recording to the HDD 23, and decoding processing in an MPEG decoder 24 is performed in parallel.
このとき同時に、記録再生処理部２では、ＭＰＥＧエンコーダ２１にてＭＰＥＧ符号化によりトランスポートストリーム（ＴＳ）生成が行われ、ハードディスク（ＨＤＤ）２３への記録とともにＨＤＤ２３からのＴＳ再生を行い、ＭＰＥＧデコーダ２４での復号処理を並行して行う。 - 特許庁 - According to a recording command inputted to the control microcomputer 30, the CD-ROM data processing circuit 20 temporarily stores data having its error corrected by the CD decoder 5 into a buffer RAM 7 together with their attached data and an error correction part 63 in the circuit 20 performs error correction again.
制御マイコン３０に入力される記録指令に基づき、ＣＤ−ＲＯＭデータ処理回路２０は、ＣＤデコーダ５にてエラー訂正されたデータを誤り検出符号等その付随データ共々バッファＲＡＭ７に一時記憶し、そのエラー訂正部６３でこれに再度エラー訂正を施す。 - 特許庁 - A CPU 14 discriminates the type of a disk 1 based on a signal read from the disk 1, performs signal processing such as decoding corresponding to encoding at recording required in accordance with the type of the disk in an orthogonal transform-Huffman code decoder 26, and provides a reproduction mode optimum to the optical disk.
ディスク１から読み出される信号からディスクの種類をＣＰＵ１４が判別し、その種類に応じて必要な記録時のエンコードに対応したデコード処理などの信号処理を直交変換・ハフマン符号デコーダ２６で行い、その光ディスクに最適の再生モードを提供する。 - 特許庁 - A signal decoder generates a high frequency signal from a low frequency signal using the high frequency signal generation information inserted in the code string and a high frequency spectrum envelope, adds together the generated high frequency signal and the low frequency signal, and outputs a time-series signals expanded to the high frequency signal.
信号復号装置は、符号列に含まれる高域信号生成情報と高域スペクトル包絡を用いて、低域信号から高域信号を生成し、この生成高域信号と低域信号とを足し合わせることで、高域信号まで拡張された時系列信号を出力する。 - 特許庁 - The MPEG2 data stored in the MPEG2 storing device 203 is inputted in an MPEG2 decoder 204 based on a control signal transmitted for a distribution requirement from a viewing program control device 60, then converted to the NTSC signal, and further outputted as an FM-modulated RF signal.
ＭＰＥＧ２蓄積装置２０３に蓄積されたＭＰＥＧ２データを、視聴番組制御装置６０から配信要求用に送られた制御信号に基づいて、ＭＰＥＧ２復号器２０４に入力し、ＮＴＳＣ信号に変換し、ＦＭ変調したＲＦ信号として出力する。 - 特許庁 - A decoder 1200 controls switching of power source voltage of an internal power source circuit 1300 and delay quantity in an internal logic circuit system 1400 based on a code set to a register 1100 according to the prescribed correspondent relation between an operation frequency, internal power source voltage, and delay quantity.
デコーダ１２００は、動作周波数と内部電源電圧と遅延量との間の所定の対応関係に従って、レジスタ１１００に設定されたコードに基づき、内部電源回路１３００の電源電圧、および内部論理回路系１４００での遅延量の切替を制御する。 - 特許庁 - In a receiver equipment 5, a decoder 6 separates the reference control information from a blanking interval of the video signal inputted from the transmitter 1, and frame rate converters 7-11 make the video signal high frame rated by forming an interpolation frame using this reference control information.
受信装置５では、デコード部６が、送信装置１から入力した映像信号のブランキング期間から参照制御情報を分離し、フレームレート変換部７〜１１が、この参照制御情報を用いて補間フレームを生成することによって映像信号をハイフレームレート化する。 - 特許庁 - To obtain a decoder for video signal employing a free run clock in which the image quality is enhanced by calculating a line frequency for optimizing the line correlation when constituting an Y/C separation comb filter thereby regulating the delay per one delay line automatically to a proper value.
フリーランクロックを用いた映像信号用デコーダ装置において、Ｙ／Ｃ分離櫛形フィルタを構成する場合に、ライン相関関係が最適となるライン周波数を算出して１遅延線当たりのディレイ量を適正値に自動調整することで画質を向上させる。 - 特許庁 - The decoder 1 decodes objective 8-bit data, composed of one or a plurality of codes, using a decoding table showing the objective data, corresponding to decoding data composed of one or a plurality of run-length codes which correspond to codes contained in the objective data.
復号装置１は、１又は複数の符号コードからなる８ビットの復号対象データに、この復号対象データに含まれる符号コードに夫々対応する１又は複数のランレングスコードからなる復号データを対応させる復号テーブルを用いて復号処理を行う。 - 特許庁 - A soft output decoding circuit 90 in an element decoder comprises a receiving value and an apriori probability selection circuit 154 which selects information required for soft output decoding out of a decoded receiving value TSR and external information or interleave data TEXT.
要素復号器における軟出力復号回路９０は、入力した復号受信値ＴＳＲと外部情報又はインターリーブデータＴＥＸＴとのうち、軟出力復号を行うために必要な情報を選択する受信値及び事前確率情報選択回路１５４を備える。 - 特許庁 - The quotient ROM 30 stores in advance results of quotient calculation required for division of a polynomial and replaces a quotient calculation circuit that requires a large circuit scale and has difficulty in a high processing speed, and also contributes to high circuit integration and a high processing speed of the reed Solomon decoder (255, 223).
商ＲＯＭ３０は、多項式の割り算で必要な商の計算結果が予めメモリに格納されており、回路規模が大きく高速動作が困難な商計算回路に置き換えることができ、かつ、（２５５，２２３）リード・ソロモン復号器の高集積化・高速動作を可能としている。 - 特許庁 - To provide a test circuit for hysteresis voltage width measurement and a measuring method of the hysteresis voltage width capable of simplifying the test circuit by dispensing with installation of a mode decoder for test signal selection, and suppressing to the minimum the increase of a chip area for the test circuit.
テスト信号選択用のモードデコーダを設けなくて済んでテスト回路を簡略化することができるとともに、テスト回路のためのチップ面積の増加を最小限に抑えることができるヒステリシス電圧幅測定用のテスト回路およびそのヒステリシス電圧幅の測定方法を提供する。 - 特許庁 - The LDPC decoder decodes (reliability propagation operation) user data with likelihood partly substituted by the maximum value using LDPC parity, and obtains likelihood of the data constituting the user data (recalculation is performed to confirm which possibility is higher the data is 1 or the data is 0).
ＬＤＰＣ復号器は、尤度置換器により一部最大値に置き換えられた尤度からなるユーザデータをＬＤＰＣパリティを用いて復号（信頼度伝播演算）し、ユーザデータを構成する各データの尤度を求める（各データが１あるいは０のどちらの可能性が高いか再度演算する）。 - 特許庁 - An auxiliary display conversion circuit 19 generates a video signal to be displayed on an auxiliary display 27 from the digital video signal generated by the NTSC decoder 13, when identification information is for displaying the video recording image on the auxiliary display, and outputs the above video signal to the auxiliary display 27.
補助表示変換回路１９は、特定情報が録画画像を補助ディスプレイに表示させるものであるとき、ＮＴＳＣデコーダ１３により生成されたデジタルビデオ信号から、補助ディスプレイ２７に表示される映像信号を生成し、この映像信号を補助ディスプレイ２７に出力する。 - 特許庁 - In a 1st waveform storage device 13, waveform data of all preset timbres are compressed and stored and in response to a program change message, the waveform data of the corresponding timbre are read out and decoded by a decoder 24 into PCM waveform data, which are expanded in a 2nd waveform storage device 14.
第１の波形記憶装置１３には全プリセット音色の波形データが圧縮されて格納されており、プログラムチェンジメッセージに応答して、対応する音色の波形データを読出し、デコーダ２４でＰＣＭ波形データに復元して第２の波形記憶装置１４に展開する。 - 特許庁 - By using as triggers the Lead Solomon packet head signal (psync3) and the Lead Solomon packet error signal (perror) which the Lead Solomon decoder 10 connected with external part of the de-interleave device 8 outputs, and de-interleave mode can be updated on the basis of the trigger signals.
デインタリーブ装置８の外部に接続されたリードソロモン復号装置１０から出力されたリードソロモンパケット先頭信号（psync３）とリードソロモンパケットエラー信号（perror）とをデインタリーブモード(dimode)を切り替えるトリガーとして使用し、このトリガー信号を基にデインタリーブモードを更新するようにした。 - 特許庁 - To realize a quadrature frequency division multiplex signal generator capable of adaptively updating a modulation parameter and transmitting a large capacity of digital data according to the quality of a transmission line and a quadrature frequency division multiplex signal decoder to receive the signal.
適応的に変調パラメータを更新し、伝送路の品質に応じて大容量のデジタルデータを伝送できる直交周波数分割多重信号生成装置、及びその信号を受信するための直交周波数分割多重信号復号装置を実現することにある。 - 特許庁 - The decoder 15 includes a level shifter 15A which changes the voltage level of the wordline WL to the first power supply voltage, and a switch circuit 15B which supplies a voltage lower than the first power supply voltage to the level shifter 15A when the first power supply voltage is supplied and the wordline WL is selected.
デコーダ１５は、ワード線ＷＬの電圧レベルを第１の電源電圧に変化させるレベルシフタ１５Ａと、第１の電源電圧が供給され、かつワード線ＷＬの選択時に、レベルシフタ１５Ａに第１の電源電圧より低い電圧を供給するスイッチ回路１５Ｂとを含む。 - 特許庁 - A turbo decoder 50 of the read/ write channel 5 has a end bit processing function of adding a necessary irreducible end bit array for ending decoding processing using a trellis to an RSC series and deleting the end bits from an APP decoded series.
リード／ライトチャネル５のターボコーデック５０は、データ記録再生時に、ＲＳＣ系列に対してトレリスを利用した復号化処理を終了させるための必要最小限の終端ビット列を付加し、またＡＰＰ復号化系列から当該終端ビットを削除する終端ビット処理機能を有する。 - 特許庁 - When animation data is read out of the DVD 10 with the DVD-ROM drive device 41, the read animation data is supplied from the DVD-ROM drive device 41 to the animation decoder circuit 45 to decode and the decoded animation data is supplied to the display controller circuit 26.
ＤＶＤ−ＲＯＭドライブ装置４１によりＤＶＤ１０から動画データを読み出すときには、その読み出した動画データを、ＤＶＤ−ＲＯＭドライブ装置４１から動画デコーダ回路４５に供給しデコード処理し、このデコード処理した動画データをディスプレイコントローラ回路２６に供給する。 - 特許庁 - A device for audio reproduction which is disclosed is equipped with a controller 8 which decides the kind of an input digital audio signal DAS, a decoder 2 which decodes the digital audio signal DAS, and a signal interpolating circuit 3 which interpolates the decoded digital audio signal DCAS.
開示されるオーディオ再生装置は、入力されたデジタルオーディオ信号ＤＡＳの種別を判定するコントローラ８と、デジタルオーディオ信号ＤＡＳについて復号化処理するデコーダ２と、復号デジタルオーディオ信号ＤＣＡＳを補間する信号補間回路３とを備えている。 - 特許庁 - The method also provides a heuristic-driven method for generating prediction residuals from quantized data, where prediction is driven in the direction of maximum correlation so that it is unnecessary to supply the decoder with additional data specifying this direction at each array element.
また、量子化されたデータから予想残差を発生させるための機能的に駆動される方法を提供し、ここでの予想は最大相関の方向に駆動されて、各アレイ要素においてこの方向を特定する追加のデータを復号器に供給することが不要であるようになっている。 - 特許庁 - Then, when the decoding by the decoder 33 fails, a gradation measurement part 23 measures the average gradation of the plurality of areas in image data, and a control part 21 determines energization periods of time for respective LED light sources 101-104 which constitutes the light source 30, on the basis of the result of the measurement.
そして、デコーダ３３によるデコードが失敗したとき、階調計測部２３により画像データ中の複数のエリアの平均階調を計測し、その結果に基づいて制御部２１により光源３０を構成する各ＬＥＤ光源１０１〜１０４への通電時間を決定する。 - 特許庁 - In a CABAC decoder 100, an index generation part 114 determines one of an absolute value of an mvd syntax element of a reference submb stored in the syntax element memory 112, twice the absolute value, and 1/2 of the absolute value as an index value before generating a context index when a context index is generated.
ＣＡＢＡＣデコーダ１００において、インデックス生成部１１４は、コンテキストインデックを生成する際に、シンタックスエレメントメモリ１１２に格納された参照ｓｕｂｍｂのｍｖｄシンタックスエレメントの絶対値と、該絶対値の２倍と、該絶対値の１／２のうちのいずれかを指標値に決定する。 - 特許庁 - An unused terminal is also connected directly or indirectly to a connector CN1, out of the output terminals of address decoders 20, 21, in the first board 1a, and a connector CN2 corresponding to the unused output terminal of the address decoder is connected to a ground through a protection resistance r, in the second board 1b.
第１基板１ａでは、アドレスデコーダ２０，２１の出力端子のうち、未使用の端子も直接的又は間接的にコネクタＣＮ１に接続され、第２基板１ｂでは、未使用のアドレスデコーダの出力端子に対応するコネクタＣＮ２が保護抵抗ｒを通してグランドに接続されている。 - 特許庁 - The non-priority decoders 60-1 to 60-n activate corresponding redundant circuits when defective addresses FAD1-FADn internally stored are specified to an object of access excluding the case in which a defective address stored in the priority redundant decoder 70 coincides with an address signal ADD.
非優先デコーダ６０−１〜６０−ｎは、優先冗長デコーダ７０に記憶される不良アドレスがアドレス信号ＡＤＤとが一致した場合を除いて、内部に記憶する不良アドレスＦＡＤ１〜ＦＡＤｎがアクセス対象に指定されたときに、対応する冗長回路を活性化する - 特許庁 - An image encoder attaches data, resulting from encoding an output timing number that denotes in a timing by what frames an image decoder outputs a decoded image of a frame of encoded data at a point of time after receiving the frame of the encoded data, to the encoded data of each frame of image information.
画像符号化装置は，画像情報の各フレームの符号化データに，画像復号装置がその符号化データのフレームを入力した時点から何フレーム分後のタイミングでそのフレームの復号画像を出力するかを示す出力タイミング番号を符号化したデータを付加する。 - 特許庁 - When a READ command in inputted one clock cycle after an ACTV command is inputted, a row decoder 22 activates only a sub-array having a memory cell selected by a row address AX and a column address AY out of the sub-array 17i, 17j, and performs read- out operation of data.
ロウデコーダ２２は、ＡＣＴＶコマンドが入力された後の１クロックサイクル後にＲＥＡＤコマンドが入力された場合には、サブアレイ１７ｉ、１７ｊのうちのロウアドレスＡＸとカラムアドレスＡＹにより選択されるメモリセルを有するサブアレイのみを活性化して、データの読み出し動作を行う。 - 特許庁 - Frequency information on the clock signal to be input to a clock encoder 1 in the outermost hierarchy of the hierarchy-designed LSI and delay information on a part up to each block are transmitted to a clock decoder 3 installed in each block, and the clock signal is distributed without difference delays to all synchronous elements inside each block.
階層設計されたLSIの最上位階層にあるクロックエンコーダ１に入力されたクロック信号の周波数情報と各ブロックまでの遅延情報を、各ブロックに設置されたクロックデコーダ３に伝えることにより、各ブロック内の全ての同期素子に遅延差なくクロック信号を分配する。 - 特許庁 - The RDS decoder has synchronous demodulation means 1 for generating a baseband RDS signal by inputting the FM compounded audio signal obtained by multiplexing the RDS signal based on digital data on an FM audio signal and a data restoring means 2 for restoring the digital data from the baseband RDS signal.
ＦＭ音声信号にデジタルデータに基づくＲＤＳ信号を多重させたＦＭ複合音声信号が入力され、ベースバンドＲＤＳ信号を生成する同期復調手段１と、ベースバンドＲＤＳ信号からデジタルデータを復元するデータ復号手段２とを有する。 - 特許庁 - A first data change circuit 24 combines previously held constant element data on the basis of a result obtained by decoding a single instruction by an instruction decoder 14 to sequentially generate a plurality of pieces of constant vector data constituting the constant matrix data, and writes them into a register file 16 through an arithmetic circuit 28.
命令デコーダ１４による単数の命令をデコードした結果を基に、第１データ変更回路２４が予め保持した定数要素データを組み合わせて定数行列データを構成する複数の定数ベクトルデータを順に生成し、これを演算回路２８を介してレジスタファイル１６に書き込む。 - 特許庁 - When the color data of one or more points of the four display points are transparent data, the calculation coefficient decoder 32 sets the calculation coefficient so that the color data after the linear interpolation is identical to the color data of the other point of the two points on which the calculation of the linear interpolation is based.
演算係数デコーダ３２は４表示点の内の１または複数の点のカラーデータが透明データであった場合に、線形補間後のカラーデータを線形補間の計算の基礎となる２点の内の他方の点のカラーデータと同一となるように演算係数を設定する。 - 特許庁 - In the packet discrimination circuit of a USB device 12, a PID decoder 22 discriminates the type of a received packet on the basis of the data pattern of a PID, and then, a packet length measuring circuit 23 determines whether the discrimination result is correct by measuring the packet length of the received packet.
ＵＳＢデバイス１２のパケット判別回路では、受信したパケットの種類がＰＩＤデコーダ２２によりＰＩＤのデータパターンに基づいて判別された後、その判別結果が正しいか否かがパケット長測定回路２３により該受信したパケットのパケット長を測定して判定される。 - 特許庁 - The decoder side node 2 selects one of a plurality of encryption processing units 8 that can be executed in parallel on the basis of the identifier (SPI) given to the packet received from the encryption side node 1 and decodes this packet by using the encryption algorithm/key information denoted by the identifier.
復号側ノード２は、暗号側ノード１から受信したパケットに付与された識別子（ＳＰＩ）に基づいて並列実行可能な複数の暗号処理装置８の一つを選択し、該識別子により示される暗号化アルゴリズム・鍵情報を用いて該パケットを復号化する。 - 特許庁 - When multimedia data encoded by many units of the objects is to be decoded, the method is operated to reduce the calculation amount needed for decoding in each object in the case that calculation power of a decoder does not reach the calculation amount needed for processing the encoded data.
この方法は、多数のオブジェクト単位(object)で符号化されたマルチメディアデータを復号化する際、符号化されたデータを処理するために要求される計算量に復号化器の計算パワーが及ばない場合、各オブジェクト別に復号化に必要とされる計算量を低減させる。 - 特許庁 - To realize the transmitter at a decoder side of which disturbance in continuity of synchronization codes is avoided even when a coding section not in normal operation is in existence in the case of multiplexing compressed data of a plurality of coding sections by the time division multiplex system.
時分割多重方式で複数の符号化部の圧縮データを多重する際に、正常な動作をしていない符号化部が存在した場合であっても、復号化部側において同期コードの連続性が乱れる現象を回避することのできる伝送装置を実現することを目的とする。 - 特許庁 - Meanwhile, terminals 300_0, 300_1 and 300_2 are respectively provided with a decoder 302 for decoding at least one information bit sequence among information bit sequences b^(0), b^(1) and b^(2) on the basis of reception values y^(0), y^(1) and y^(2) and for outputting a needed information bit sequence.
一方、端末３００_０，３００_１，３００_２は、それぞれ、受信値ｙ^（０），ｙ^^（１），ｙ^（２）に基づいて、情報ビット系列ｂ^（０），ｂ^（１），ｂ^（２）のうち、少なくとも１つの情報ビット系列に対する復号を行い、必要な情報ビット系列を出力する復号器３０２を備える。 - 特許庁 - An image type detection signal is sent to a decoder 100, the image type detection signal on the lines 26 and 35 is divided into four image type blocks (separations), and in each image type block, a binary signal indicates whether or not the specified image type exists at the position of each pixel in a document image.
画像タイプ検出信号は、デコーダー１００に送られ、ライン２６、３５上の画像タイプ検出信号を４つの画像タイプ区分（セパレーション）に分離し、各画像タイプ区分は、ドキュメント画像内での各画素の位置において特定の画像タイプが存在するかしないかをバイナリー信号で示す。 - 特許庁 - When an instruction which a decoder 1 decodes is the writing instruction of plural pieces of data, the operation result (data 12) of the plural subsequent instructions is stored in the latches L0-L3 in a writing data holding circuit 6 and data stored in the latches L0-L3 are written into a memory device 40 independent of the execution of the instruction.
デコーダ１が解読した命令が複数データ書き込み命令である場合、後続の複数の命令の演算結果（データ１２）を書き込みデータ保持回路６のラッチＬ０〜Ｌ３へ格納し、ラッチＬ０〜Ｌ３に格納されたデータを命令の実行とは独立にメモリ装置４０へ書き込む。 - 特許庁 - A composite synchronizing signal generating circuit 21 of an RGB decoder 20 generates and outputs a composite synchronizing signal s1 having a 1st pulse corresponding to only a horizontal synchronizing signal, and a 2nd pulse which corresponds to the horizontal synchronizing signal and a vertical synchronizing signal and has a different waveform from the 1st pulse.
ＲＧＢデコーダ２０の合成同期信号生成回路２１により、水平同期信号のみに対応する第１のパルスと、水平同期信号及び垂直同期信号に対応し、第１のパルスと異なる波形を有する第２のパルスと、を有する合成同期信号ｓ１を生成・出力する。 - 特許庁 - Included are: an information decoder for decoding program-related information that is received together with a voice signal; and a display control portion for comparing a received program-related information amount and an able-to-be displayed information amount, so that a display format of the program-related information to be displayed is set.
映像信号、音声信号と共に受信した番組関連情報を復号する情報デコーダと、受信した番組関連情報量と表示可能情報量とを比較する比較手段を有する表示制御部を備え、表示する番組関連情報の表示形式を設定する。 - 特許庁 - A DVD recorder 1 includes a tuner 2 for receiving a broadcast signal, a decoder section 3 (combining means) for combining broadcast signals, a recorder section 4 for video-recording and playing back broadcast data, an HDMI section 5 for outputting the broadcast data to an external device 10, a control section 6, and a memory section 7.
ＤＶＤレコーダ１は、放送信号を受信するチューナ２と、放送信号を複合するデコーダ部３（複合手段）と、放送データの録画と再生を行うレコーダ部４と、放送データを外部装置１０に出力するＨＤＭＩ部５と、制御部６と、メモリ部７を備える。 - 特許庁 - A conventional type ECC circuit 4 which is generally used is applied to the bit string of "16+parity 5 bits", and an error correction/decoder 14 in which the number of passing stages is reduced is applied to the bit string of "4+parity 3 bits"×3 by sharing error correction and decoding as post-correction processing.
「１６＋パリティ５ビット」のビット列には、一般に用いられている従来型ＥＣＣ回路４を適用し、「４＋パリティ３ビット」×３のビット列には、誤り訂正と訂正後の処理であるデコードとを共用化し経由段数を減らした誤り訂正・デコーダ１４を適用する。 - 特許庁 - In a semiconductor memory, a transfer gate Mi transmitting column selecting signals CSL[0]-CSL[n] outputted from a column decoder 100 to a memory cell block MCBi is made a conduction state in a non-activation state of a signal given from a WBI pad 40.
半導体記憶装置１０００においては、列デコーダ１００から出力される列選択信号ＣＳＬ［０］〜ＣＳＬ［ｎ］をメモリセルブロックＭＣＢｉに伝達するトランスファーゲートＭ１は、ＷＢＩパッド４０から与えられる信号が非活性状態において導通状態となる。 - 特許庁 - The data line switching circuit 105 comprises an IO shift decoder 108 decoding a column address and position information about a defective data line and an IO selecting section 107 shifting connection between a data input/output pin and a data line replacing a defective data line in accordance with a decoding result.
データ線切替回路１０５は、カラムアドレスと不良データ線に関する位置情報とをデコードするＩＯシフトデコーダ１０８と、デコード結果に応じて不良データ線を置換しながらデータ入出力ピンとデータ線との接続をシフトさせるＩＯ選択部１０７とを含む。 - 特許庁 - Trimming data in accordance with a mode input 4 indicating an operation mode is read out from a trimming data storing region 3 by a decoder circuit 5, stored in a trimming register 6, further, a selector circuit 7 supplies trimming data to a trimming circuit corresponding to the mode input 4, and performs trimming.
デコーダ回路５により動作モードを示すモード入力４に応じたトリミングデータをトリミングデータ格納領域３から読み出し、トリミングレジスタ６に格納し、更にセレクタ回路７がモード入力４に対応したトリミング回路へトリミングデータを供給し、トリミングを実施する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
