「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 127 128 129 130 131 132 133 134 135 .... 141 142 次へ＞- Either the exclusive cable connected to the optical signal input/output terminal 115 or the coaxial BNC cable connected to the electric signal input terminal 116 is selected as a transmission means for a digital video signal fed to an input format decoder 111 under the control of a switch 110.
スイッチ１１０の制御により、入力フォーマットデコーダ１１１に供給されるディジタルビデオ信号の伝送手段として、光信号入出力端子１１５に接続される専用ケーブルあるいは電気信号入力端子１１７に接続される同軸ＢＮＣケーブルのどちらか一方が選ばれる。 - 特許庁 - In the digital television receiver, the channel state generating circuit generates a channel state information signal from the output of a determination feedback equalizer utilizing periodic characteristics of an NTSC signal in order to acquire an improved SNR, and outputs the channel state information signal to a trellis decoder for computing a branch metric.
デジタルテレビ受信機では、改善されたＳＮＲを獲得するために、ＮＴＳＣ信号の周期的特性を利用して、チャンネル状態の生成回路が、決定フィードバック等化器の出力からチャンネル状態情報信号を生成して、ブランチ・メトリックの計算を行うトレリスデコーダに出力する。 - 特許庁 - The interleaver 100 in an element decoder is provided with a plurality of storage circuits 407 for storing data, and further includes a control circuit 400 that generates address data for writing data into the storage circuits 407 and address data for reading data from the storage circuits 407.
要素復号器におけるインターリーバ１００は、データを記憶する複数の記憶回路４０７を備えるとともに、これらの記憶回路４０７に対するデータの書き込み用のアドレスデータと、記憶回路４０７からのデータの読み出し用のアドレスデータとを発生する制御回路４００を備える。 - 特許庁 - When date entry to display data registers 40, 18, 20, 22 are completed, the instruction decoder 14 sends a signal to the reset signal generation circuit 24, and the reset signal generation circuit 24 releases a common driver 30, and 1st to 4th segment drivers 32, 34, 36, 38 from reset.
一方、表示データレジスタ４０、１８、２０、２２へのデータ入力を完了したときに、インストラクションデコーダ１４は、リセット信号発生回路２４に信号を送り、リセット信号発生回路２４はコモンドライバ３０、第１〜第４セグメントドライバ３２、３４、３６、３８のリセットを解除する。 - 特許庁 - The decoder decodes codes having a minimum inversion interval 3T where T is the bit spacing and the continuous length nT of other symbols successively inserted between identical symbols in a code series composed of two symbols is defined as a specified length.
２個のシンボルにより構成される符号系列の同一のシンボル間に連続して配置される他のシンボルの長さである連続長ｎＴが所定の規定長として規定され、ビット間隔をＴとすると最小反転間隔が３Ｔである符号を復号する復号装置である。 - 特許庁 - At high temperatures, a decoder 312 outputs the inputted gradation data D0-D3 as the gradation data SD0-SD3 as they are, but at low temperatures, it thins out gradations accompanied by the gradation-inverted phenomenon (corrects fore and aft gradations) and outputs them as the gradation data SD0-SD3.
デコーダ３１２は、高温時には入力された階調データＤ０〜Ｄ３をそのまま階調データＳＤ０〜ＳＤ３として出力するが、低温時には階調反転現象が生じる階調を間引いて（前後の階調に修正して）階調データＳＤ０〜ＳＤ３として出力する。 - 特許庁 - To provide a DC-component removing function because a DC offset tends to change in accordance with time lapse due to an AGC effect, the offset occurs in either or both of an I and a Q components, and a symbol received by a symbol decoder is possibly decoded in an incorrect manner.
ＡＧＣの効果に起因して、ＤＣオフセットは、時間とともに変化する傾向があり、Ｉ及びＱ成分のいずれか若しくは両者のオフセットを生じさせ、シンボルデコーダが受信したシンボルを不正確にデコーディングする可能性があるので、ＤＣ成分除去機能を提供する。 - 特許庁 - Further, the decoder can control the processing logic so as that a number of lanes of parallel processing are defined based on the lane size, and the processing logic can execute the data processing operations to the data elements within each lane of parallel processing.
更に、デコーダは、前記レジスタの少なくとも１つにおいて、並列処理の多数のレーンをレーンサイズに基づいて定義するように処理ロジックを制御することができると共に、処理ロジックは、並列処理の各前記レーン内部のデータ要素に対するデータ処理操作を並列に実行することができる。 - 特許庁 - The decoder 11 decodes the selected digital video signal by the change-over switch 10 into the luminance signal Y and the color difference signals C.
また、リンクＳの１チャンネルのライン順次のディジタル映像信号とマルチプレクスされたディジタル映像信号とを、選択的に切り替える切り替えスイッチ１０を設け、デコーダ１１では、切り替えスイッチ１０により選択的に切り替えられたディジタル映像信号を輝度信号Ｙと色差信号Ｃに復号する。 - 特許庁 - The decoder 18 and the encoder 25 respectively delay the inputted video signal and audio signal and respectively output the video signal and the audio signal in accordance with the output synchronizing signal generated by the circuit 40.
この記録再生装置２は、ＮＴＳＣデコーダ１８及びＭＰＥＧオーディオエンコーダ２５は、入力されたビデオ信号及びオーディオ信号に遅延を与えて、上記同期制御回路４０で生成された出力同期信号に従ってビデオ信号及びオーディオ信号を出力する。 - 特許庁 - This device has a phase control circuit (1) which receives a clock signal and supplies a decoder clock signal from its output part, and further which is equipped with at least one adjustable divider (14) to be preferably placed at the input part of itself and having an adjustable division rate.
本装置は、クロック信号を受信してその出力部からデコーダクロック信号を供給し、さらに、位相制御回路（１）の入力部に配置されるのが望ましく、また、調整可能な分割比を有する少なくとも１つの調整可能ディバイダ（１４）を備える位相制御回路（１）を装備している。 - 特許庁 - To provide an image decoder that realizes a real time output of a moving picture and a simplified control circuit by revising output timing of line data from a CPU to an image inverse conversion processing section and an image conversion coefficient after minimizing the effect on image quality after image conversion.
画像変換後の画質への影響が最小限となるようにした上で、ＣＰＵから画像逆変換処理部へのラインデータの出力タイミングと画像変換係数を変更することにより、動画像のリアルタイム出力と制御回路の簡略化を実現する画像復号装置を実現する。 - 特許庁 - To provide a radio communication terminal and a radio communication method, for reducing delay by decoding processing and power consumption by controlling the number of repetition times of a decoder without deteriorating decoding characteristics, while restraining the power consumption according to the remaining amount of power that can be supplied to an own terminal.
自端末に供給可能な電力残量に応じて消費電力を抑えつつ、復号特性を劣化させないように復号器の繰返し回数を制御し、復号処理による遅延や消費電力を低減する無線通信端末及び通信制御方法を提供する。 - 特許庁 - A lock mode generation circuit 29 outputs the automatic adjustment gain Kp_auto and Ki_auto of a loop filter 19 on the basis of frequency adjusted reproducing signals (e) from an equalizer 10, a SAM value from a viterbi decoder 12 and synchronized reproducing signals (f) which are filter output from an interpolation filter 24.
ロックモード生成回路２９は、イコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値と補間フィルタ２４からのフィルタ出力である同期がとれた再生信号（ｆ）とに基づいて、上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力する。 - 特許庁 - Predicting calculation is performed by pixel data of a prediction tap which is extracted by a prediction tap data generating part 5 and by the prediction coefficient set supplied from the ROM 8 so that the picture signal where the error is corrected is generated concerning the output picture signal of the decoder 1.
予測タップデータ生成部５で抽出された予測タップの画素データと、ＲＯＭ８から供給される予測係数セットとによる予測演算を行うことによって、復号器１の出力画像信号に対して、エラーが修整された画像信号が生成される。 - 特許庁 - The data processor comprises a data transmission and reception means for transmitting and receiving data with the external equipment; the HDD 111 accumulating data received from the external equipment; an encoder/decoder 127 for encoding and decoding the data; and a processing unit variable means capable of varying the processing unit of encoding/decoding.
外部機器とデータを送受信するデータ送受信手段と、前記外部機器より受信したデータを蓄積するＨＤＤ１１１と、前記データを暗復号する暗復号器１２７と、を有するデータ処理装置であって、暗復号の処理単位を可変可能とする処理単位可変手段を備える。 - 特許庁 - The image signal decoder 1 stores preceding frame data used for decode processing to frame memories 22a, 22b of a main memory 22 provided on a common section 20 and stores frame data used for motion compensation processing with high possibility to a motion compensation memory 14 provided on a decode processing section 10.
画像信号復号装置１は、復号処理に使用する前フレームデータを共通部２０に設けられたメインメモリ２２のフレームメモリ２２ａ，２２ｂに記憶すると共に、動き補償処理に使用する可能性の高いフレームデータを復号処理部１０に設けられた動き補償メモリ１４に記憶する。 - 特許庁 - Next, the processor 2 compares the acquired present time with the start time start_time and the continuing time duration in the EIT (schedule), creates program guide information including program information of a currently broadcasted channel designated by a user, and supplies the program guide information to a decoder 4.
次に、番組表処理部２は、取得した現在時刻と、EIT（schedule）中の開始時刻start_timeと継続時間durationとを比較して、ユーザによって指定されたチャンネルの現在放送中の番組情報を含む番組表情報を作成し、その番組表情報をデコーダ４へ供給する。 - 特許庁 - The kind of a disk is discriminated by a CPU 14 based on a signal read from a disk 1, signal processing such as decoding corresponding to an encoding code necessary during recording is carried out by an orthogonal transformation/Huffman code decoder 26 in accordance with the kind, and playback mode optimal for the optical disk is provided.
ディスク１から読み出される信号からディスクの種類をＣＰＵ１４が判別し、その種類に応じて必要な記録時のエンコードに対応したデコード処理などの信号処理を直交変換・ハフマン符号デコーダ２６で行い、その光ディスクに最適の再生モードを提供する。 - 特許庁 - On the other hand, when setting is made so that reproduction processing of the video signal is not performed (NO at S1) and indication of reproduction is given to the control part by a user, the control part decodes only A_PCK68 by the audio decoder, and reproduces only the voice signal (S3).
これに対して、映像信号の再生処理を行わないように設定されているときには（Ｓ１でＮＯ）、ユーザにより制御部に対して再生の指示が与えられると、制御部は、Ａ＿ＰＣＫ６８のみをオーディオデコーダによりデコードして、音声信号のみを再生する（Ｓ３）。 - 特許庁 - An information decoder decoding program-related information received with video signals and audio signals, and a display controller having a comparator comparing a received amount of the program-related information with an amount of display enable information are provided to set a display type of the program-related information to be displayed.
映像信号、音声信号と共に受信した番組関連情報を復号する情報デコーダと、受信した番組関連情報量と表示可能情報量とを比較する比較手段を有する表示制御部を備え、表示する番組関連情報の表示形式を設定する。 - 特許庁 - A semiconductor integrated circuit 100 is provided with a test mode setting circuit 5 detecting a test mode, a row decoder 7 and a word driver 8 controlling activation of a word line of a memory cell array 6, and a RXTM generating circuit 15 generating a word line driving signal for driving a word line.
本発明に係る半導体集積回路１００は、テストモードを検知するテストモード設定回路５、メモリセルアレイ６のワード線の活性を制御するロウデコーダ７およびワードドライバ８、ならびにワード線を駆動するためのワード線駆動信号を発生するＲＸＴＭ発生回路１５を備える。 - 特許庁 - In a priority vector interrupt system, a priority vector interrupt unit 28 comprises a vector interrupt mask unit 40, a vector interrupt sampler unit 42, a vector interrupt priority filter unit 44, a vector interrupt reset unit 46, a vector interrupt decoder 48, a vector interrupt control unit 50, and a supervisor mode control unit 52.
優先ベクトル割り込みユニット２８は、ベクトル割り込みマスクユニット４０、ベクトル割り込みサンプラーユニット４２、ベクトル割り込み優先フィルターユニット４４、ベクトル割り込みリセットユニット４６、ベクトル割り込みデコーダ４８、ベクトル割り込み制御ユニット５０及びスパーバイザーモード制御ユニット５２から構成されている。 - 特許庁 - In a decoder 100, a data separator 110 separates AAC data and SBR data included in HE-ACC data, an AAC decoding unit 120 decodes the AAC data to output AAC output sound data, and a QMF analyzing filter 130 outputs low-frequency component data.
デコーダ１００は、データ分離部１１０がＨＥ−ＡＡＣデータに含まれるＡＡＣデータとＳＢＲデータとを分離し、ＡＡＣ復号部１２０がＡＡＣデータを復号化してＡＡＣ出力音データを出力し、ＱＭＦ分析フィルタ１３０が低域成分データを出力する。 - 特許庁 - Based on the digital signals of the outputs of the first, second and third reference voltage groups 21, 22, 23, the reference voltages Vrk, Vr(k+1), Vr(k+2) are made to input to a fourth sub-decoder which selects and outputs at least two voltages Vo1, Vo2, inclusive of overlap.
第１、第２、第３の参照電圧群２１、２２、２３の出力のデジタル信号に基づき参照電圧Ｖｒｋ、Ｖｒ（ｋ＋１）、Ｖｒ（ｋ＋２）を第４のサブでコーダに入力させ、重複も含めて少なくとも２個の電圧Ｖｏ１、Ｖｏ２を選択して出力する。 - 特許庁 - A shift register circuit 41, a latch circuit 42, a decoder 43, a control logic 44, a level shifter 45 and a switch circuit 46 select the ejection waveform element when recording is performed using that ejection pulse and select a pair of the potential lowering element and the potential raising element when recording is not performed.
また、シフトレジスタ回路４１、ラッチ回路４２、デコーダ４３、制御ロジック４４、レベルシフタ４５、及び、スイッチ回路４６は、この吐出パルスによって記録を行う場合には吐出波形要素を選択し、記録を行わない場合には電位下降要素と電位上昇要素とを対にして選択する。 - 特許庁 - An MPEG decoder 16 of a system 14 converts a bit stream of program data with high resolution recorded on a hard disk 15 into video data with low resolution and an MPEG encoder 17 converts the converted video data with low resolution into a bit stream and stores the bit stream on the hard disk 15.
システム１４はハードディスク１５に記録された高解像度の番組データのビットストリームをＭＰＥＧデコーダ１６で低解像度の映像データに変換し、この変換された低解像度の映像データをＭＰＥＧエンコーダ１７でビットストリームに変換してハードディスク１５に保存する。 - 特許庁 - A reception apparatus comprises: an information decoder for decoding program-associated information received together with video signals and audio signals; and a display control unit including a comparator for comparing a received program-associated information quantity with a displayable information quantity, and sets a display format for program-associated information to be displayed.
映像信号、音声信号と共に受信した番組関連情報を復号する情報デコーダと、受信した番組関連情報量と表示可能情報量とを比較する比較手段を有する表示制御部を備え、表示する番組関連情報の表示形式を設定する。 - 特許庁 - When the reproduction data of the storage device (15) is compressed data, the compressed data is temporarily stored in a RAM (12), decoded by a decoder (14), a PCM data piece is isolated, and the data piece is supplied to a PCM data buffer formed on a RAM (9) via a reproduction control microcomputer (7).
記憶装置（１５）の再生データが圧縮データの場合は、ＲＡＭ（１２）に一時記憶した後に、デコーダ（１４）でデコードしてＰＣＭデータ断片を切り出し、再生制御マイコン（７）を経由して、ＲＡＭ（９）上に構成するＰＣＭデータバッファに同データ断片を供給する。 - 特許庁 - A bar code decoder 314 decodes a bar code 11 on the basis of pixel data in a prescribed position of each of images obtained by consecutive photographing of the imaging part 310 when the imaging part 310 moves relatively to the bar code 11 printed on the surface to be photographed.
バーコードデコーダ３１４は、撮像部３１０が被撮影面に印刷されたバーコード１１に対して相対的に移動している時に、撮像部３１０による連続した撮影により得られた各画像中の所定位置のピクセルデータに基づいて、バーコード１１を解読する。 - 特許庁 - The encoder (21) has an encoding unit (26) connected to an intermediate memory (27), a control data decoder (30) connected to the unit (26), memory (27), and an image compositer (32), and the compositer (32) which receives and transmits data from and to the memory (27).
エンコーダ（２１）は、中間メモリ（２７）に接続されている符号化ユニット（２６）と、符号化ユニット（２６）および中間メモリ（２７）並びに画像合成器（３２）に接続されている制御データデコーダ（３０）と、中間メモリ（２７）からデータを受け、データを中間メモリ（２７）に送る前記画像合成器（３２）とを有している。 - 特許庁 - An ON-dot decoder 28 generates a new thinning pattern other than the fundamental gradation by repeating an operation determining whether a dot which is indicated by a line count value and a dot count value is to be turned ON or OFF for every dot unit by referring the fundamental gradation display patterns.
ＯＮドットデコーダ２８はライン計数値、ドット計数値によって示されるドットを基本階調表示パターンを参照することによってＯＮするかＯＦＦするかをドット単位毎に決定する動作を繰り返すことによって基本階調以外の新たな間引きパターンを生成する。 - 特許庁 - An MPEG video control section 5 decides a frame memory number to store decoded pictures and a frame memory number used for decoding based on a video synchronizing signal 18 from a video synchronizing signal generating section 4 and a picture type signal 20 from a variable length code decoder VLD for each stream.
ＭＥＰＧビデオ制御部５は、ビデオ同期信号発生部４からのビデオ同期信号１８と、可変長符号復号器ＶＬＤからのピクチャタイプ信号２０とにより、ストリームごとに、復号したピクチャを格納すべきフレームメモリ番号と復号に使用するフレームメモリ番号とを決定する。 - 特許庁 - In this case, the SD and the HD use a common memory area and change the start address and end address of a read pointer and a write pointer in response to the revision of the memory map so as to avoid data outputted to a decoder selection circuit 5 from becoming discontinuous.
この場合には、ＳＤとＨＤとで共通のメモリ領域を用いると共に、リードポインタ及びライトポインタの開始アドレス及び終了アドレスをメモリマップの変更に応じて変更することにより、デコーダ選択回路５に出力されるデータが不連続とならないようにする。 - 特許庁 - In the headphone type music reproducing device 3100, a memory card 209 is removably provided to a headphone main body 3100A that is mounted on an ear of a user to listen to the music, a music data decoder 211 is used to reproduce the music on the basis of music data stored in the memory card 209.
ヘッドホン型音楽再生装置３１００は、使用者の耳に装着して音楽を聴取可能なヘッドホン本体３１００Ａに着脱可能にメモリカード２０９を設け、音楽データ復号器２１１において当該メモリカード２０９に記憶されている音楽データに基づいて音楽を再生する。 - 特許庁 - At the time, the input part of the variable length code table decoder for the DC components and the output part of the second code are provided with a multiplexer and selection is made on the basis of the output of an intra-block final code detection part for detecting whether or not the first code is the final code.
その際、当該直流成分用の可変長符号テーブルデコーダの入力部及び２つ目の符号の出力部にマルチプレクサを設け、１つ目の符号が最終符号であったか否かを検出するブロック内最終符号検出部の出力に基づいて選択するようにする。 - 特許庁 - To provide a decoder, its control method, a coding/decoding apparatus, a control method of the apparatus and an image processor capable of switching channels even if code input is stopped at some midpoint in a line.
ライン途中において符号入力が停止した場合でも、チャネル切替が可能である復号化装置および復号化装置の制御方法および符号化復号化装置および符号化復号化装置の制御方法および画像処理装置を提供することを目的としている。 - 特許庁 - The reproducing device 100 is equipped with an optical head 11, a reproduced signal amplifying circuit 12, a servo circuit 13, a servo mechanism 14, a spindle motor 15, a differentiator 16, a decoder 17, a control circuit 18, a magnetic head driving circuit 19, a liquid crystal driving circuit 20, a laser driving circuit 21, and a magnetic head 22.
再生装置１００は、光学ヘッド１１と、再生信号増幅回路１２と、サーボ回路１３と、サーボ機構１４と、スピンドルモータ１５と、差分器１６と、復号器１７と、制御回路１８と、磁気ヘッド駆動回路１９、液晶駆動回路２０と、レーザ駆動回路２１と、磁気ヘッド２２とを備える。 - 特許庁 - The switching control circuit 10 is constituted of a control operator part 11, a switching pulse generator 12, a pulse coder 13, and a transmitter 14, and the power conversion circuit 20 is constituted of a receiver 21, a pulse decoder 22, a power converter 23, and a received signal determining section 24.
スイッチング制御回路１０は、制御演算部１１、スイッチングパルス発生部１２、パルス符号化部１３、および送信部１４から構成され、電力変換回路２０は、受信部２１、パルス復元部２２、電力変換部２３、および受信信号判定部２４から構成されている。 - 特許庁 - When the instruction is the two-address two-branch instruction or the three-address four-branch instruction, an input selector 3 sets an input variable in an input register 4 and an instruction decoder 9 selects the address information of the instruction memory 7 to be a jumped destination on the basis of the set value and sets the selected address information in the program counter 10.
命令デコーダ９は、２アドレス２分岐命令又は３アドレス４分岐命令の場合、入力セレクタ３で入力変数を入力レジスタ４に設定し、この値に基づきジャンプ先の命令メモリ７のアドレス情報を選択しプログラムカウンタ１０に設定する。 - 特許庁 - An MPU 10 of this sound processor in response to an instruction of sound adjustment uses a memory control circuit 40 to allow a memory 38 to capture output soun data of a sound decoder 36, throws a switch 42 to a position of a B contact, and allows an OSD circuit 28 to output a sound signal on a voice adjustment menu.
音声調整の指示に応じて、ＭＰＵ１０はメモリ制御回路４０により音声デコーダ３６の出力音声データをメモリ３８に取り込ませ、スイッチ４２をＢ接点側に切り替え、ＯＳＤ回路２８に音声調整画面の映像信号を出力させる。 - 特許庁 - The basic constitution of a video camera comprises an image pickup means 4, a CODEC (coder-decoder) means 5, a storage means 3, and a system controller 1, the video camera is connected to a network by a network connection means 9 and an image information file is transmitted/received between the video camera and a connection destination under the control of the system controller 1.
撮像手段１、コーデック手段２、ストレージ手段４、システムコントローラ６によりビデオカメラを基本構成し、ネットワーク接続手段５によりネットワークに接続し、システムコントローラ６の制御により画像情報ファイルを本装置と接続先との間で交換する。 - 特許庁 - The decoder includes a comparator 1 that receives a reception signal IN, a probability integrator 2 that receives an output of the comparator 1 and outputs an integration variable S, and a threshold value controller 3 that receives the integration variable S from the probability integrator 2 and gives a threshold value to the comparator 1.
復号装置は、受信信号ＩＮが入力される比較器１と、比較器１の出力を受け取り、積算値変数Ｓを出力する確率積算器２と、確率積算器２から積算値変数Ｓを受け取るとともに、比較器１にしきい値を渡すしきい値制御器３とを有している。 - 特許庁 - An estimator 13 hierarchically combining an easy evaluating function and a strict evaluating function estimate a prediction mode of a second encoding system, using the code information from the extractor 11 and the pixel information from the decoder 12 and utilizing an edge direction determined on a frequency region.
推定部13は、抽出部11からの符号情報と復号部12からの画素情報を用い、周波数領域上で判定したエッジ方向を利用し、簡易的な評価関数と厳密な評価関数を階層的に組み合わせて第２の符号化方式の予測モードを推定する。 - 特許庁 - A photocurrent from the light receiving element 4 is photoelectrically converted by a photoelectric conversion circuit 5, the gain to be set is recognized by a discrimination circuit 6, a reference voltage source 7, and a decoder 8, and a gain setting circuit 9 performs setting to an electronic volume 13 of the photoelectric conversion circuit 5.
受光素子４からの光電流は光電変換回路５で光電変換され、弁別回路６、基準電圧源７およびデコーダ８で前記設定すべきゲインが認識され、ゲイン設定回路９が前記光電変換回路５の電子ボリウム１３に設定する。 - 特許庁 - A second row system decoder activates a row same as a row specified one cycle before and the write driver WDR of the parity part outputs the parity to the bit line pair WBLP for writing when any column is instructed to perform writing at one cycle before.
第２ロウ系デコーダ１９は、１サイクル前で指定された行と同一行のワード線ＰＷＬを活性化させ、パリティ部の書込みドライバＷＤＲは、１サイクル前にいずれかの列が書込みを指示されたときに、パリティを書込み用ビット線対ＷＢＬＰに出力する。 - 特許庁 - A sector information converting circuit 14, which constitutes of the CD-ROM decoder, discriminates the format of each sector of CD-ROM data based on the information of headers and subheaders of CD-ROM data taken into a header information register 13 and the information on error flags of the subheaders taken into an error flag register 30.
ＣＤ−ＲＯＭデコーダを構成するセクタ情報変換回路１４は、ヘッダ情報レジスタ１３に取り込まれたＣＤ−ＲＯＭデータのヘッダ及びサブヘッダの情報、並びにエラーフラグレジスタ３０に取り込まれたサブヘッダのエラーフラグの情報に基づいて、ＣＤ−ＲＯＭデータの各セクタのフォーマットを判定する。 - 特許庁 - If the user of the telephone set 1 performs an input operation corresponding to a shutter or the like, when the received dynamic image compression data is being decoded continuously by a dynamic image decoder 13 and displayed, one frame of the image data decoded at that timing is taken into a still image encoder 11 and encoded as still image compression data.
受信された動画圧縮データを、動画デコーダ13で連続的に復号化してディスプレイなどに表示している間、電話機1のユーザがシャッターなどに相当する入力操作を行うと、そのタイミングで動画復号された画像データ１フレーム分が、静止画エンコーダ11に取り込まれて静止画圧縮データとして符号化される。 - 特許庁 - To provide a video overlay apparatus for mobile communication terminal in which graphic data and video data can be overlaid by mixing in a predetermined ratio graphic data indicating information on the mobile communication terminal, video data inputted by a camera, and video data restored by an MPEG(moving picture experts group)-4 CODEC(coder and decoder).
移動通信端末機の情報を示すグラフィックデータと、カメラにより入力された映像データ及びＭＰＥＧ−４コーデックにより復元された映像データとを所定比率に混合することで、グラフィックデータと映像データとをオーバーレイし得る移動通信端末機の映像オーバーレイ装置を提供しようとする。 - 特許庁 - The decoder 7 includes a second estimation unit 7b for calculating, on the basis of a transmission line characteristic estimate of a pilot signal assigned to one MS within a tile, a transmission line characteristic estimate of the one MS in each reception data signal within the tile and is configured to demodulate the data signals transmitted by the MS 2, 3.
デコーダ部７は、タイル内において一のＭＳに割り当てられたパイロット信号の伝送路特性推定値に基づいて当該タイル内の各受信データ信号における前記一のＭＳの伝送路特性推定値を求める第二推定部７ｂを備え、ＭＳ２，３が送信したデータ信号を復調するよう構成されている。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
