「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 131 132 133 134 135 136 137 138 139 .... 141 142 次へ＞- This device is provided with a tuner 2 for receiving digital broadcast waves, a demultiplexer 3 for separating a multiplexed program, a video decoder 4 for decoding HDTV video, an output changeover switch 7 for outputting to either of a CRT 8 or an HDTV monitor 9 of a computer 6, and a USB controller 5 for connecting to the computer 6.
ディジタル放送を受信するチューナ２と、多重化されたプログラムを分離するデマルチプレクサ３と、ＨＤＴＶ映像をデコードする映像デコーダ４と、コンピュータ６のＣＲＴ８とＨＤＴＶモニタ９のどちらか一方に出力する出力切替スイッチ７と、コンピュータ６に接続するＵＳＢコントローラ５とを備えるものである。 - 特許庁 - In the moving picture encoder, a control section calculates an occupied amount of a video buffer and an audio buffer in a moving picture decoder and controls a multiplexer section so as to decrease the occupied amount of encoded audio data in an audio buffer more than the memory size of the audio buffer by the number of frames of the encoded audio data.
動画像符号化装置の制御部で動画像復号化装置における映像バッファ及び音声バッファの占有量を演算し、符号化音声データの音声バッファにおける占有量が前記音声バッファのメモリサイズより符号化音声データのフレーム分低くなるように多重部を制御する。 - 特許庁 - In this case, although a video signal to be displayed on a display section and a display signal to be displayed on a liquid crystal display device 37 in a car navigation system 110 are output via a decoder 51 and a graphic display controller 53, the signals are in a so-called aborted state by the changeover switch 54.
このとき、デコーダ５１及びグラフィック・ディスプレイ・コントローラ５３を介してカーナビゲーションシステム１１０における表示部に表示するための映像信号及び液晶ディスプレイ３７に表示するための表示信号は出力されているが、これらの信号は切り替えスイッチ５４でいわば廃棄された状態にある。 - 特許庁 - In the image decoder, an extension means to generate decoded image data with extending coded data irreversibly compressed and a signal alternate means to alternate signal components which have lost in a step of non-reversible compression with containing noises into the decoded image data as pseudo signals are equipped.
非可逆圧縮された符号化データを伸張して、復号化画像データを生成する伸張手段と、復号化画像データにノイズを疑似信号として含めることにより、非可逆圧縮の過程で喪失した信号成分を代替する信号代替手段とを備えて、画像復号化装置を構成する。 - 特許庁 - When received character data is decoded by a decoder 10, a word splitting circuit 21 splits the data into work units, a voice memory circuit 22 outputs voice data corresponding to the split character data, a D/A converter 30 converts the data into an analog signal, and a loudspeaker 40 outputs the signal as voice.
復号器１０によって受信文字データが復号されると、単語分割回路２１がそのデータを単語単位に分割し、音声記憶回路２２が分割された文字データに対応する音声データを出力し、Ｄ／Ａ変換手器３０がアナログ信号に変換して、スピーカ４０から音声として出力される。 - 特許庁 - The PCM data provided with the time information are read out by an ATAPI controller 4, and the PCM data provided with the time information are read out from the ATAPI controller 4 to an AV decoder 11 while confirming the coincidence of the transmitting data amount and the recording data amount, then the time information is synchronized with the PCM data and outputted.
ＡＴＡＰＩコントローラ４によって時間情報付きＰＣＭデータを読み出し、送信データ量と受信データ量との一致を確認しつつ、ＡＴＡＰＩコントローラ４からＡＶデコーダ１１に時間情報付きＰＣＭデータを読み出し、時間情報をＰＣＭデータに同期させて出力する。 - 特許庁 - The first instruction decoder is provided with a re- configurable circuit for changing a circuit constitution according to the control signals so as to perform decoding according to the relation of the codes of the field and the decoded result set to reduce the number of times of the change of the bit value of the field in which the kinds of the codes to be used is limited.
第１の命令デコーダは、使用されるコードの種類が限定されるフィールドのビットの値が変化する回数が少なくなるように設定された、当該フィールドのコードとデコード結果との関係に従ってデコードを行うように、制御信号に応じて回路構成の変更を行うリコンフィギュアラブル回路を有する。 - 特許庁 - This device has decoder 35 and 36, which select a word line connected to an object memory cell to be erased and supply an erasure voltage and data latching circuits 33 which accumulate data to be written to the erased memory cell and, in particular, the number of memory cell to be erased at a time is made to correspond to the number of pieces of data stored in the data latching circuits.
消去対象とするメモリセルに接続されているワード線を選択し、消去電圧を供給するデコーダ３５，３６と、消去されたメモリセルに書き込まれるべきデータを蓄積する複数のデータラッチ回路３３を有し、特にデータラッチ回路に記憶されたデータと一度に消去されるメモリセルの数を対応させる。 - 特許庁 - In a game device 1, even when an interrupt signal is transmitted from an interrupt signal generation circuit 14 to a timer 12, a CPU 10 outputs a signal for generating a specific key to a key generation circuit 16 as long as a program for a game is executed, so that the supply of a clock signal from the timer 12 to a decoder 11 can be continued.
ゲーム装置１では、割込信号発生回路１４からタイマ１２へ割込信号が送られても、ゲーム用プログラムが実行されていれば、ＣＰＵ１０がキー発生回路１６に特定のキーを発生させるための信号を出力することにより、タイマ１２からデコーダ１１へのクロック信号の供給は継続される。 - 特許庁 - A row decoder 26 activates any one of the word line activation signals WL0 to WL7 depending on the values of the internal address signals INTA0 to INTA2 and the word line activation signal WLT when the mode selection signal CELL2 is in the 'L' level.
メモリ容量が必要で消費電力がそれほど重要ではない場合には通常の動作をさせ、記憶容量がそれほど必要ではなく消費電力を抑えたい場合にはワード線を２本同時に活性化することにより１つのデータを記憶するために１つのビット線に共通して接続される２つのメモリセルを使用する。 - 特許庁 - To provide a multi-channel acoustic apparatus with a DVD reproduction function for automatically reflecting a surround delay time after adjustment of the surround delay time on a Dolby pro-logic decoder controlled by a system control section when a DVD reproduction control section adjusts the surround delay time.
この発明は、ＤＶＤ再生制御部によってサラウンド遅延時間の調整が行われた場合に、調整後のサラウンド遅延時間がシステム制御部が制御するドルビープロロジックデコーダに対して自動的に反映されるようになるＤＶＤ再生機能付きのマルチチャンネル音響装置を提供することを目的とする。 - 特許庁 - The reconstructed image which is necessary for decoding moving video data outputted from a media buffer 2108 are held in the reconstructed image buffer 202, and the decoder 201 can promptly perform decoding irrespective whether inputted moving video data inputted from the media buffer 2108 at the time of device switching, form an intra frame or not.
メディアバッファ２１０８から出力される動画データを復号するために必要となる再構築画像は再構築画像バッファ２０２に保持され、デバイス切替時にメディアバッファ２１０８から入力される動画データがイントラフレームであるか否かにかかわらずデコーダ２０１は即座に復号を行うことが可能である。 - 特許庁 - To compute the value of an inversely quantitized orthogonal transformation coefficient required when a predictive mode is determined without the operation of an inverse quantizer in a local decoder and the increase of a new inverse quantizer in an in-screen coefficient prediction (an intra-prediction) used in an image coding system including MPEG-4.
ＭＰＥＧ−４を初めとする画像符号化方式において用いられている画面内係数予測（イントラ予測）において、予測モード決定時に必要になる逆量子化された直交変換係数の値を、局所復号器内の逆量子化器の動作や新たな逆量子化器の増加無しに算出する。 - 特許庁 - The decoder 101 is provided with an internal key storage section 105 that stores an internal key, a contents key storage section 107 that stores a contents key, a discrimination section 111 that discriminates whether or not contents in an initial state of the contents key storage section 107 differ from present contents, and an arithmetic section 103.
復号装置１０１は、内部鍵を記憶する内部鍵記憶部１０５と、コンテンツ鍵を格納するコンテンツ鍵格納部１０７と、コンテンツ鍵格納部１０７の初期状態における内容と現在の内容とが異なるか否かを判定する判定部１１１と、演算部１０３とを備えている。 - 特許庁 - The TV has a tuner, a demodulation part, a TS decoder, a decoding part, a remote control receiving part, the control part/the remote control part, the BML browser, a synthetic part for synthesizing the signal from the decode part, the signal from the remote control receiving part, and the signal of the BML browser, and the display for performing the display based on the synthesized signal.
ＴＶは、チューナと、復調部と、ＴＳデコーダと、復号部と、リモコン受信部と、制御部／リモコン制御部と、ＢＭＬブラウザと、復号部からの信号と、リモコン受信部からの信号とＢＭＬブラウザの信号とを合成する合成部と、合成された信号に基づく表示を行うディスプレイとを有する。 - 特許庁 - The first random number system is estimated by receiving the code word via the open channel 3, using the second random number system having correlation with the first random number system in the encoder 1 and the received code word and performing maximum likelihood decoding using the second linear matrix which is the same as that on the side of the encoder 1 in the decoder 2.
復号化装置２では、公開通信路３を介して符号語を受信し、符号化装置１での第１の乱数系列と相関を有する第２の乱数系列と受信した符号語とを用い、符号化装置１側と同じ第２の線形行列を用いた最尤復号を行って、第１の乱数系列を推定する。 - 特許庁 - For example, a decoder 132-1 of a supervisory center 130-1 transmits video/audio selection data, denoting it video/audio data from which microphones/cameras 12 speakers/monitors 28 and 33 display corresponding to each of the speakers/monitors 28 and 33, to each terminal 20, a supervisory control center 30 and a supervisory center 50.
各スピーカ及びモニタ２８，３３に対応させて、当該スピーカ及びモニタ２８，３３にどのマイク及びカメラ１２からの画像・音声データを表示すべきか、を指示する画像・音声選択データを、例えば監視制御センタ１３０−１のデコーダ１３２−１から各端末装置２０、監視制御センタ３０、監視センタ５０に送信する。 - 特許庁 - A vertical selection decoder 223 generates an address signal specifying pixels, in a row where a signal of the pixels is to be read out from among respective pixels of a pixel array 221 and an address signal specifying pixels, in a row where shutter operation is to be performed for the pixels and supplies the generated signal to a vertical driver circuit 222 under the control of a sensor controller 241.
垂直選択デコーダ２２３は、センサコントローラ２４１の制御に基づいて、画素アレイ２２１の各画素のうち、画素の信号を読み出すべき行の画素を特定するアドレス信号、画素のシャッタ動作を行うべき行の画素を特定するアドレス信号を生成して垂直駆動回路２２２に供給する。 - 特許庁 - The fast Reed-Solomon decoder comprises a storage section, a section for calculating the error position and error value from data being inputted in units of 2m from the storage section, and a section for controlling the calculating section to output a decoded signal by correcting errors by the input of the calculating section, the error position and the error value.
高速リードソロモン復号器は貯蔵部、貯蔵部から２ｍビット単位に入力されるデータからエラー位置とエラー値を計算するための計算部及び計算部入力とエラー位置とエラー値によりエラーを訂正してデコーディングされた信号を出力するよう計算部を制御するための制御部を備える。 - 特許庁 - In a Viterbi decoder 100 which decodes a reception signal, which is a convolutional code and has a plurality of sequences, by a soft decision Viterbi decoding method, an evaluation control part 30 evaluates the quality of the reception signal and outputs a control signal M, corresponding to the quality to a data acquisition part 20 for branch metric calculation.
畳み込み符号であって、複数の系列を有する受信信号を軟判定ビタビ復号手法で復号するビタビ復号器１００において、評価制御部３０は、受信信号の品質を評価すると共に品質に応じた制御信号Ｍをブランチメトリック算出用データ取得部２０に出力する。 - 特許庁 - A DVD player 1 has a disk read part 20 which reads the image (each picture) data from a DVD 10, a track buffer 30 which stores the read image data, an MPEG decoder 40 which decodes the image data and a control part 50 which at least controls the track buffer 30 at the time of the backward reproduction of the image data.
本発明に係るＤＶＤプレーヤー１は、ＤＶＤ１０から画像データ（各ピクチャー）を読み出すディスクリード部２０と、読み出された画像データを記憶するトラックバッファ３０と、画像データをデコードするＭＰＥＧデコーダー４０と、画像データの逆方向再生時に、少なくともトラックバッファ３０を制御する制御部５０とを有する。 - 特許庁 - To provide an image decoder that can start display of a decoded image with less disturbance without a large delay from an input point of time of image coded data even when decoding processing is started from an inter- image prediction coding frame when the image coded data resulting from coding image data by a coding method including the inter-image prediction coding processing are decoded.
画像データを画面間予測符号化処理を含む符号化方法により符号化してなる画像符号化データを復号する際、画面間予測符号化フレームから復号処理を開始した場合でも、乱れの少ない復号画像の表示を画像符号化データの入力時点から大きく遅延することなく開始する。 - 特許庁 - In decoding, a context address generation part 202 selects and outputs one of context address, when the bit adjacent to a previously generated target bit to the left is '0' and '1' according to the state of the decoded bit output of the two-dimensional entropy encoder decoder 30 to read context data out of a context table 209.
復号化時に、２元エントロピ符号復号器３０の復号ビット出力の状態に応じて、コンテキストアドレス生成部２０２より、予め生成したターゲットビットの左隣ビットＣが”０”の場合と”１”の場合のコンテキストアドレスの一方を選択して出力し、コンテキストテーブル２０９からコンテキストデータを読み出す。 - 特許庁 - When receiving a command signal R2 to reproduce recorded from a command reception section 40, a CPU 301 reads a TV broadcast signal S1 of the contents stored in an external storage device 304 and outputs a video signal S2 and an audio signal S0 included in the read TV broadcast signal S1 to an AV decoder 50.
ＣＰＵ３０１は、指令受信部４０より記録されたコンテンツを再生する旨の指令信号Ｒ２を受けた場合、外部記憶装置３０４に記憶されたコンテンツのＴＶ放送信号Ｓ１を読み込み、読み込んだＴＶ放送信号Ｓ１に含まれる映像信号Ｓ２および音声信号ＳＯをＡＶデコーダ５０へ出力する。 - 特許庁 - The influence of a defective frame received by the speech decoder via a communication channel is concealed by replacing the value of a parameter of the defective frame (the defective frame being either a deteriorated frame or a lost frame) with a value based upon an at least partly adaptive mean value of recently received effective frames.
音声複合器によって通信チャネル経由で受信された不良フレームの影響を前記不良フレーム（劣化フレームまたは損失フレームのいずれかである不良フレーム）のパラメータの値を、最近受信した有効フレームの少なくとも部分的な適応平均値にもとづく値で代替することによって隠蔽される。 - 特許庁 - The encoder and decoder divides each frame depending on a degree of affecting reproduction and applies error correction coding with different error correction capability depending on the degree so as to smoothly and properly reproduce the compressed data.
本発明は，再生に影響を及ぼす度合いに応じて前記フレームを分割し，前記フレームの複数の分割片それぞれに，前記度合いに応じた誤り訂正能力の異なる誤り訂正符号化を行うことにより，前記圧縮データの再生を円滑且つ適切に行い得るようにすることを図ったものである。 - 特許庁 - To provide a phase locked loop oscillation circuit that smoothly locks together a synchronizing signal of a received image signal even on the occurrence of a VTR signal whose horizontal synchronizing signal is partially changed or of switching of input image signal at a transmitter side and generates a sampling clock so as not to cause a reproduction error at a decoder of a receiver side.
送信側で、水平同期が部分的に変化するＶＴＲの信号又は入力画像信号の切替え等が発生しても、引き込みを円滑に行い且つ受信側で復号化装置に再生エラーが発生しないように標本化クロックを発生する標本化回路の位相同期発振回路を提供する。 - 特許庁 - The control section 60 conducts to determine whether an error is generated in the AAC data and the SBR data, and the control section 60 controls the SBR decoder 62 based on the decision result and the correction process of the PCM data LM, up-sampling of the PCM data LM and a high frequency expanding process based on the SBR data are performed.
制御部６０は、ＡＡＣデータやＳＢＲデータに誤りが生じていないかを判定し、この判定結果に基づいて、ＳＢＲデコーダ６２を制御し、ＰＣＭデータＬＭの修正処理や、ＰＣＭデータＬＭのアップサンプリングおよびＳＢＲデータに基づく高域拡張処理を行うようにしたものである。 - 特許庁 - At least one of the terminals includes at least one type of multi-user decoder adapted to decode signals transmitted to at least one of the terminals and received on a subchannel of the system and adapted to decode at least a portion of interference signals received on the subchannel.
少なくとも一つの端末が、少なくとも一つの端末に送信され当該システムのサブチャネル上で受信される信号をデコードするために適合し、当該サブチャネル上で受信される干渉信号の少なくとも一部をデコードするために適合する、少なくとも一つのタイプのマルチユーザデコーダを備える。 - 特許庁 - The error detecting circuit 201 in a decoder 20 includes an ECC error detecting part 21 which inputs data which are transmitted from the player side of a disk and in which ECC parities for correcting errors are included and performs syndrome calculations of a P-correction and a Q- correction in which ECCs are used in the input order of these data.
デコーダ２０内のエラー検出回路２０１は、ディスクのプレーヤ側からデコードシステム内に送られてくるエラー訂正のためのＥＣＣパリティを含んだデータを入力し、このデータの入力順にＥＣＣを用いたＰ訂正及びＱ訂正のシンドローム計算を行うＥＣＣエラー検出部２１を含んでいる。 - 特許庁 - An encoding parameter multiplex device 103 multiplexes a present encoding parameter and an encoding parameter of plural generations included in history information, which is supplied by a history encoder 104 into video data supplied bay a decoder 102 and outputs it as a digital video signal of a base band to an encoding parameter separation device 105.
符号化パラメータ多重装置１０３は、現符号化パラメータと履歴復号装置１０４より供給される履歴情報に含まれる複数世代の符号化パラメータとを、復号装置１０２より供給されるビデオデータに多重化し、ベースバンドのデジタルビデオ信号として符号化パラメータ分離装置１０５に出力する。 - 特許庁 - Additionally, the memory controller has an address decoder 31 for decoding an address output from the master 20 to output a decode result on the basis of the set access mode, and selectors 42-1, 42-2 for selecting access information including the decode result to be supplied to the embedded memory, in response to the set access mode.
更に、設定されたアクセスモードに基づき、マスタ２０から出力されたアドレスをデコードしてデコード結果を出力するアドレスデコーダ３１と、設定されたアクセスモードに応答して、内蔵メモリに供給するためのデコード結果を含むアクセス情報を選択するセレクタ４２−１，４２−２とを有している。 - 特許庁 - A magneto-optical disk write control means 15a receives a picture received by a camera via a video decoder 12 and a motion JPEG converter 13 on the basis of setting by a timer or the like and writes the picture on a magneto-optical disk of an MO changer section 3 at a prescribed time interval via a SCSI controller 23 and a SCSI connector 24.
タイマによる設定などに基づき、光磁気ディスク書込制御手段１５ａはカメラから入力した画像をビデオデコーダ１２，モーションＪＰＥＧ変換器１３経由で受け、ＳＣＳＩコントローラ２３，ＳＣＳＩコネクタ２４を介してＭＯチェンジャ部３の光磁気ディスクに一定時間間隔で書き込んでいる。 - 特許庁 - An address decoder 2 decodes an address outputted from a processor/memory controller 1 and a clock supply circuit 4 supplies a clock only to an SSRAM to be accessed which is selected by one of plural SSRAM selection signals 20 to 23 to be used for selecting an SSRAM to be accessed out of plural SSRAMs 10 to 13.
プロセッサ／メモリコントローラ１から出力されるアドレスを、アドレスデコーダ２でデコードし、複数のＳＳＲＡＭ１０乃至１３のうちアクセス対象となるＳＳＲＡＭへのＳＳＲＡＭ選択信号２０乃至２３から、クロック供給回路４によって、アクセス対象となっているＳＳＲＡＭにのみクロックを供給する。 - 特許庁 - An audio output controller 54f reads out audio signals decoded by an audio decoder 54d and stored in a decoded audio buffer 54e; sends the audio signals to a D/A converter 25 to output them from a loudspeaker; and monitors the quantity of audio signals stored in the decoded audio buffer 54e.
音声出力制御部５４ｆは、音声復号部５４ｄによって復号され、復号音声バッファ５４ｅに記憶された音声信号を読み出して、Ｄ／Ａ変換部２５に送ることによってスピーカから出力させると共に、復号音声バッファ５４ｅに記憶された音声信号の量を監視する。 - 特許庁 - A soft output decoding circuit 90 in an element decoder is equipped with a received value and a priori probability information selecting circuit 154 which selects, according to a code, information required to perform the decoding of soft output in either one of an inputted decoded and received value TSR and external information or interleave data TEXT.
要素復号器における軟出力復号回路９０は、入力した復号受信値ＴＳＲと外部情報又はインターリーブデータＴＥＸＴとのうち、軟出力復号を行うために必要な情報を、符号に応じて選択する受信値及び事前確率情報選択回路１５４を備える。 - 特許庁 - The image decoder comprises a decoding means for generating a decoded image by decoding an image encoded data; a filter strength determination means for determining filter strength based on throughput for decoding the image encoded data; and a filtering means for filtering the decoded image based on the filter strength.
画像符号化データの復号処理を行なうことにより、復号画像を生成する復号手段と、画像符号化データの復号処理を行なう処理量に基づいて、フィルタ強度を決定するフィルタ強度決定手段と、フィルタ強度に基づいて、復号画像に対しフィルタ処理を行なうフィルタ手段とを備える。 - 特許庁 - The turbo code decoder controls number of repetitive decoding times so as to enhance the efficiency by deciding number of decoding repetitive times depending on the code length, decreasing the number of repetitive decoding times when the code length is long and increasing the number of repetitive decoding times when the code length is short thereby avoiding the decoding time from being increased as a whole.
符号長の大きさに応じて復号の繰り返し回数を決定し、符号長が長い場合に繰り返し復号回数を小さくし、また符号長が短い場合には繰り返し復号回数を大きくし、全体として復号時間が大きくならないように繰り返し復号回数を制御することで効率化を図る。 - 特許庁 - The address signal A <15:0> of 16 bits generated when a jumping instruction is performed is decoded by a decoder 20, fixed data from outside is selected in accordance with a decoded 3-bit decode data by a selector 30 to be inputted to a CPU core 10 to output an extension address signal A<17:16> from the CPU core 10.
ジャンプ命令を行なったときに発生する１６ビットのアドレス信号Ａ＜１５：０＞をデコーダ２０でデコードし、デコードされた３ビットのデコードデータに応じて外部からの固定データをセレクタ３０で選択してＣＰＵコア１０に入力し、そのＣＰＵコア１０から拡張アドレス信号Ａ＜１７：１６＞を出力する。 - 特許庁 - When the signals SW1 and SW2 are supplied to the circuit 26, the switches SW2 are ON controlled while switches SW1a and SW1b are OFF controlled, gate columns of gate column pair of the decoder 27 are short-circuited and the potentials of the gate columns become an intermediate level between the 'H' level and an 'L' level.
スイッチ制御信号ＳＷ１、ＳＷ２が電荷回収回路２６に供給されると、スイッチＳＷ１ａ、ＳＷ１ｂがＯＦＦ制御されている間にスイッチＳＷ２がＯＮ制御されて、ＲＯＭデコーダ２７の各ゲート列対のゲート列間がショートし、各ゲート列は“Ｈ”レベルと“Ｌ”レベルの中間レベルの電位となる。 - 特許庁 - An optical disk apparatus 1 prepares the menu image to the program recorded in the recording medium of a DVD and a V-VIDEO-CD (V-CD) or the like, and stores a background image decoded by an encoder/decoder 4 in a background temporarily-storing area 6a when the menu image is recorded in the recording medium.
光ディスク装置１は、ＤＶＤやＶ−ＶＩＤＥＯ−ＣＤ（Ｖ−ＣＤ）等の記録媒体に記録されている番組に対するメニュー画像を作成し、このメニュー画像を記録媒体に記録するとき、エンコード／デコード部４によりデコードされた背景画像を背景画像一時記憶領域６ａに記憶する。 - 特許庁 - In this non-volatile semiconductor memory, a row decoder 120 controls independently plural row selection line groups 121, 122, the device can control a peak value of an erasure current and can reduce current consumption by applying negative voltage 101 generated by a step-down circuit 160 to each row selection line group 121, 122 shifting a time.
この不揮発性半導体記憶装置は、ロウデコーダ１２０が複数の行選択線群１２１,１２２を独立して制御し、降圧回路１６０が発生する負電圧１０１を各行選択線群１２１,１２２に対して時間をずらして加えることによって、消去電流のピークを抑制でき、消費電流を削減できる。 - 特許庁 - A plurality of inverters 10_i (where, i=1 to 2^n-1) which receive an analog input signal AI of a conversion object in common and have respectively different logical threshold values are provided, a decoder 20 decodes a signal S10i outputted from the inverters 10_i to obtain an n-bit digital output signal DO.
変換対象のアナログ入力信号ＡＩが共通に与えられ、それぞれ異なる論理閾値電圧を有する複数のインバータ１０_ｉ（但し、ｉ＝１〜２^ｎ−１）を設け、これらのインバータ１０_ｉから出力される信号Ｓ１０_ｉをデコーダ２０でデコードして、ｎビットのディジタル出力信号ＤＯを得る。 - 特許庁 - In a digital broadcast signal receiving apparatus for receiving a digital broadcast signal wherein a control signal (TMCC signal) relating to a transmission system is transmitted together with a main signal, a received signal is demodulated by a demapping circuit 43, and the TMCC signal and the main signal are decoded by a Viterbi decoder circuit 44.
伝送系に係る制御信号（ＴＭＣＣ信号）が主信号と共に伝送されるデジタル放送信号を受信するデジタル放送信号受信装置において、デマッピング回路４３で受信した信号を復調し、ビタビ復号回路４４で上記ＴＭＣＣ信号と上記主信号とを復号する。 - 特許庁 - To provide such a transmission system as prevents the occurrence of the undesired behavior of a receiver which is caused in such a manner that the interleave releasing device of the receiver transmits undetermined data to an external error code decoder with the undetermined data included at the time of establishing connection between a transmitter and the receiver.
送信器と受信器の間のコネクションの確立において含まれる未決定のデータにより、受信器のインタリーブ解除装置から外部誤りコード復号化器へ未決定のデータが送信されることから生ずる受信器の望ましくない挙動を生じさせないような、伝送システムを提供することを目的とする。 - 特許庁 - The controller 23 designates a present data to be shown on a display 27 among the video data stored in the buffer 24, instructs a video decoder 25 to do this, and outputs its PTS being a value uniquely identifying the designated present image to a sub-data selector 30.
ビデオデータ制御部２３は、ビデオデータバッファ２４に格納されているビデオデータの中から、表示部２７に表示する表示画像を指定し、それをビデオデコード部２５に指示し、同時に、ビデオデータ制御部２３は、この指定した表示画像を一意的に特定する値であるＰＴＳを補助データ選択部３０に出力する。 - 特許庁 - A video signal photographed by an image pickup section of a camera head unit(CHU) 1 is transmitted to a camera control unit(CCU) 2 through a synchronizing signal addition means 11, the transmitted video signal is written in a memory 22 through a format conversion decoder 21 and written to the memory 22 is controlled by a detected synchronizing signal.
ＣＨＵ１の撮像部で撮像された映像信号は同期信号付加手段１１を通じてＣＣＵ２に伝送され、伝送された映像信号はフォーマット変換デコーダ２１を通じてメモリ２２に書き込まれると共に、検出された同期信号によってメモリ２２の書き込みが制御される。 - 特許庁 - The device includes: a shared ES ring buffer 113 for storing an inputted AES frame, a decoder 120 for decoding the stored AES frame and outputting PCM data, and a packetizer 130 for converting the stored AES frame into an IEC frame and outputting the IEC frame based on an output timing of the PCM data.
本発明にかかるデータ処理装置は、入力されるＡＥＳフレームを格納する共用ＥＳリングバッファ１１３と、格納されたＡＥＳフレームをデコードし、ＰＣＭデータを出力するデコーダ１２０と、格納されたＡＥＳフレームをＩＥＣフレームに変換し、ＰＣＭデータの出力タイミングに基づいて、ＩＥＣフレームを出力するパケッタイザ１３０と、を有するものである。 - 特許庁 - Moreover, the address decoder 12 includes a nonvolatile memory 13 for storing segment allocation information expressing the segment allocation of the LCD 5, a RAM 14 for storing the segment allocation information transferred from the memory 13 when a semiconductor integrated device is initialized and a decoding means decoding the display information based on the segment allocation information stored in the RAM 14.
このアドレスデコーダは、ＬＣＤのセグメント割付を表すセグメント割付情報を記憶するための不揮発性メモリと、半導体集積装置が初期化される際に不揮発性メモリから転送されたセグメント割付情報を記憶するためのＲＡＭと、ＲＡＭに記憶されたセグメント割付情報に基づいて表示情報をデコードするデコード手段とを含む。 - 特許庁 - A semiconductor memory comprises a redundancy memory cell and a fuse circuit having three output states being different each other according to an input signal, and is provided with a redundancy circuit having a redundancy word line decoder substituting for a redundancy cell corresponding to a defective type generated in a normal cell by controlling cutting of a fuse according to an input signal.
半導体メモリ装置は、冗長メモリセルと、入力信号に従いそれぞれ異なった三つの出力状態をもつヒューズ回路を含み、入力信号に従いヒューズのカッティングを制御してノーマルセルに発生した不良類型に相応する冗長セルに代替する冗長ワードラインデコーダとを有する冗長回路を備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
