「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 132 133 134 135 136 137 138 139 140 141 142 次へ＞- A decoder 7 recognizes a character, on the basis of various information including the extracted velocity vector (dx, dy), a character structure dictionary storage part 6 for hierarchizing and storing continuous information on a sub-character for constituting the character, and HMM of the character made, on the basis of plural kinds of models stored in a sub-character HMM storage part 5 (S205).
デコーダ７は、抽出された速度ベクトル（ｄｘ、ｄｙ）を含む各種情報と、文字を構成するサブキャラクタの連結情報を階層化して記憶した文字構造辞書記憶部６と、サブキャラクタＨＭＭ記憶部５に記憶された複数種類のモデルに基づいて作成された文字のＨＭＭとに基づいて、文字認識を行う（Ｓ２０５）。 - 特許庁 - The 1st decoder 7 decodes a feature quantity supplied from a voice analysis part 2 into a phoneme sequence by using a sound model and a 1st language model, compares the phoneme sequence with words and documents shown in the dictionary data, and outputs a word and/or document having a similar phoneme sequence as a recognition result of an inputted voice signal.
第１のデコーダ７は、音声分析部２から供給された特徴量を、音響モデル及び第１の言語モデルを用いて音素列とし、当該音素列を辞書データに示されている単語や文章と比較し、類似した音素列を有する単語及び／又は文章を、入力された音声信号の認識結果として出力する。 - 特許庁 - An image decoder includes a concealment system determination section 6 that determines a concealment system for use in concealment processing with reference to a motion vector of a macroblock unit and a macroblock type, included in an encoding parameter determined by a reference frame determination section 4, and a motion vector of a concealment processing unit, computed by an estimated motion vector computing section 5.
参照フレーム決定部４により決定された符号化パラメータに含まれているマクロブロック単位の動きベクトル及びマクロブロックタイプと推定動きベクトル算出部５により算出されたコンシールメント処理単位の動きベクトルを参照して、コンシールメント処理に用いるコンシールメント方式を決定するコンシールメント方式決定部６を設ける。 - 特許庁 - By operating the switch circuit SW1 through a decoder circuit TD by a mode change signal MODE1-n inputted from the outside, the burn-in test reference voltage VrefB can be applied to the memory element through a sense circuit SC in a burn-in test, instead of the reference voltage VrefN for the the normal read out.
外部からモード移行用信号ＭＯＤＥ１〜ｎを与えてデコード回路ＴＤを介しつつ切り換え回路ＳＷ１を操作することにより、バーンインテスト時には、通常読み出し動作時の参照電圧ＶｒｅｆＮに代えてバーンインテスト用参照電圧ＶｒｅｆＢを、センス回路ＳＣを介してメモリ素子に印加することができる。 - 特許庁 - Only when an enable signal is activated, a redundancy control circuit 51 disables selection by the normal decoder 28 if the address that is output from the control circuit 24 and the address of a predetermined normal memory cell are matched with each other, and selects at least one redundancy memory cell in the data field and at least one redundancy memory cell in the control field.
冗長制御回路５１は、イネーブル信号が活性化された場合に限り、制御回路２４から出力されるアドレスと、所定の正規メモリセルのアドレスとが一致したときに、正規デコーダ２８による選択を禁止し、データフィールドの少なくとも１つの冗長メモリセルと制御フィールドの少なくとも１つの冗長メモリセルを選択する。 - 特許庁 - Here, when electric power is supplied to a CPU 10 in the STB 1 and an operation for powering ON the STB1 is done at an input section 17, the CPU 10 supplies electric power to the tuner 14, a decoder 15, an OSD circuit 16, and the image receiver 4 to initialize them, and supplies electric power to the smart antenna 3.
なお、ＳＴＢ１において、ＣＰＵ１０に電源が供給され、さらに、入力部１７に対してＳＴＢ１の電源をＯＮする操作がなされると、ＣＰＵ１０は、チューナ１４、デコーダ１５、ＯＳＤ回路１６、および、受像機４に電源を供給し、そして、これらの初期化を行なった後、スマートアンテナ３に電源を供給する。 - 特許庁 - To provide an image encoding device and a battery driving decoder for deciding the image resolution of the object of re-encoding and a re-encoding parameter suitable for battery driving equipment for decoding an re-encoded coded bit stream, and for performing encoding with throughput or power consumption suitable for the equipment which decodes the re-encoded coded bit stream.
再符号化対象の画像解像度及び再符号化された符号化ビットストリームを復号する電池駆動機器に適合した再符号化パラメータの決定が行え、再符号化された符号化ビットストリームを復号する機器に適した処理量や消費電力で符号化ができる画像符号化装置及び電池駆動復号器を提供する。 - 特許庁 - To provide an image compression coder that can obtain a compression coded image of a film source with high quality by optimizing a data quantity remaining in an input buffer memory of a decoder just before decoding an I picture in the case of coding in compliance with the MPEG-2 video standards after applying inverse telecine processing to a telecine image signal to eliminate repeating fields.
テレシネ画像信号をインバース・テレシネ処理して繰り返しフィールドを除去した後にＭＰＥＧ−２ｖｉｄｅｏ規格に準拠した符号化処理を行う場合に、Ｉピクチャの復号化直前での、デコーダ側の入力バッファメモリに残留するデータ量を最適化し、高い品質でのフィルム素材の圧縮符号化画像を得る。 - 特許庁 - When a reception section of the broadcast receiver 20 that can receive a broadcast where the plurality of services are included in one frequency receives an optional frequency, a digital audio broadcasting DAB signal decoder 27 and a control circuit 31 allow a speaker 30 and a monitor 33 to sequentially output the plurality of services included in one frequency for each prescribed time.
１つの周波数に複数のサービスが含まれる放送の受信を可能としたと受信部にて任意の１つの周波数を受信している状態のときに、ＤＡＢ信号デコーダ２７並びに制御回路３１によってその１つの周波数に含まれる複数のサービスが所定時間毎にスピーカ３０とモニタ３３から順次出力される。 - 特許庁 - To provide a method for embedding data in an image which enables a standard decoder to decode an image in which data are embedded at JPEG coding, enables complete capture of date embedded at decoding even under the user of an irreversible coding method and cause little image deterioration due to data embedding, and a method for extracting the data.
ＪＰＥＧ符号化時にデータを埋め込んだ画像を標準の復号器で復号することができ、復号時に埋め込まれたデータを、非可逆符号化法の使用のもとでも完全に取り出すことができ、且つデータの埋め込みによる画像劣化が小さい画像へのデータ埋め込み方法及び当該データの抽出方法を提供することを課題とする。 - 特許庁 - When the reception quality detection section 15 detects that the quality is a reference value or over and discriminates that the quality of the received signal is sufficiently excellent, the control section 17 allows the CDM demodulation/FEC processing section 13 and the decoder section 14 to have a control function of omitting part of arithmetic operations so as to reduce the power consumption when the quality of the received signal is sufficiently excellent.
また、受信品質検出部１５での検出結果が基準値以上で、受信品質が十分に良好であると判断された場合には、ＣＤＭ復調・ＦＥＣ処理部１３及びデコーダ部１４に対し、一部の演算を省略させる制御機能を持たせ、受信品質が十分に良い場合の消費電力の低減を図る。 - 特許庁 - When the mode switching SW 10 is connected to the b-side, a re-encoding control information generating section 4 generates re-encoding control information from the TS recorded in the recording medium 31 based on the encoding control information 1 and 2, and a video decoder 6, a second image size conversion section 9, and the first video encoder 1 perform re-encoding based on the re-encoding control information.
モード切替ＳＷ１０がｂ側に接続すると、再符号化制御情報生成部４が記録媒体３１に記録されたＴＳより符号化制御情報１,２を元に再符号化制御情報を生成し、ビデオデコーダ６や第２の画像サイズ変換部９、第１のビデオエンコーダ１がその再符号化制御情報を基に再符号化を行う。 - 特許庁 - In this case, an N1 frame at least equivalent to processing time required for generation of the changeover trigger signal is adjusted so that an (N1+N2) frame equivalent to processing time required from the time of detection of count information to transmission of a program information signal from a remote station program transmitter 22 is nearly matches an N3 frame equivalent to processing time of a decoder 25.
このとき、カウント情報検出時から遠隔局番組送出装置２２から番組情報信号を送出するまでに要する処理時間相当の（Ｎ１＋Ｎ２）フレームがデコーダ２５の処理時間相当のＮ３フレームと略一致するように、少なくとも切替トリガ信号生成に要する処理時間相当のＮ１フレームを調整しておくようにする。 - 特許庁 - The optical disk device has a rotation driving mechanism for loading the optical disk and rotating it at plural steps of rotation speeds, an optical head 3 provided with an object lens, an actuator, a laser diode and a divided photodiode, an optical head moving mechanism, a control means, an RF amplifier IC, a servo processor, a decoder, a memory and a casing for housing these.
本発明の光ディスク装置は、光ディスクを装着して複数段階の回転速度で回転させる回転駆動機構と、対物レンズ、アクチュエータ、レーザダイオードおよび分割フォトダイオードを備えた光学ヘッド３と、光学ヘッド移動機構と、制御手段と、ＲＦアンプＩＣと、サーボプロセッサと、デコーダと、メモリーと、これらを収納するケーシングとを有している。 - 特許庁 - An apparatus for freely analyzing information of a disk comprises a binary circuit 6 for generating a binary signal by receiving an HF signal from an optical disk reproducing apparatus 1, an integration circuit 9 as a decoder circuit to receive the binary signal and a read clock signal generating circuit 7 for branching the binary signal, converting it to the clock signal and then inputting the clock signal to the integration circuit 9.
光ディスク再生装置１からＨＦ信号を取り出して２値化する２値化回路６と、２値化された信号を入力するデコーダ回路である集積回路９と、２値化された信号を分岐し読み取りクロック信号に変換して集積回路９に入力する読み取りクロック信号発生回路７とを備えている。 - 特許庁 - The transmission of the video signal is composed of an synchronizing separation part, an RGB encoder part, an A/D converting part, a data generating part for adding control, a TX, an RX, a data separation part, a D/A converting part, a TV encoder and a data decoder and the video signal and equipment are controlled by simultaneously carried control data.
映像信号の伝送は同期分離部とＲＧＢエンコーダ部とＡ／Ｄ変換部とコントロールを付加するデータ発生部とＴＸ（光信号送信装置）と、ＲＸ(光信号受信装置)とデータ分離部とＤ／Ａ変換部とＴＶエンコーダとデータデコーダとからなり、同時に搬送したコントロールデータで映像信号と機器を制御する構成である。 - 特許庁 - The data stream generating unit 2 processes the video data from the decoder 6 and the audio data from the analog/digital converter to generate a data stream and output it to a read/write and control unit 10, and controls drive of a motor 14 under the control of a system microcomputer 16 in response to a write instruction at the same time to write the data stream to a DVD disk 12.
データストリーム生成ユニット２は、デコーダ６からのビデオデータとＡ／Ｄ変換器からのオーディオデータを処理してデータストリームを生成してリード／ライト＆制御ユニット１０に出力し、同時に書き込み指示に応答するシステムマイコン１６の制御に従ってモータ１４を駆動制御して、データストリームをＤＶＤディスク１２に書き込む。 - 特許庁 - Meanwhile, in a transmitter 26, the TS packet read from the disk 42 is supplied to the decoder 7 through a switch 31, an MV link IC 16 and a DEMUX 5 and a FIFO memory 6 on the basis of the time stamp added to it at such timing when time intervals of adjacent TS packets with each other are of the same state as a receiving mode.
一方、トランスミッタ２６では、ハードディスク４２から読み出されたＴＳパケットが、それに付加されているタイムスタンプに基づいて、隣接するＴＳパケットどうしの時間間隔が受信時の状態と同一となるようなタイミングで、スイッチ３１、ＭＶリンクＩＣ１６、ＤＥＭＵＸ５、およびFIFOメモリ６を介して、ＡＶデコーダ７に供給される。 - 特許庁 - At the first pass, an input digital stream signal is recorded, as it is, in a mass storage device 13, and after that digital stream signal is decoded conveniently by a convenient AV decoder/encoder 21, the decoded signal is coded, and feature points of an image is analyzed from the information in coding to create difficulty of coding information which is then recorded in a mass storage device 13.
１パス目に、入力デジタルストリーム信号をそのままマスストレージデバイス１３に記録する一方で、そのデジタルストリーム信号を簡易ＡＶデコーダ・エンコーダ２１にて簡易的に復号化した後、復号化した信号を符号化し、この符号化の際の情報から画像の特徴点を解析して符号化難易度情報を作成し、マスストレージデバイス１３に記録する。 - 特許庁 - The data decoder comprises correction bit location detecting sections 18, 19 which output a correction bit location designating signal, based the level of the RF signal at the time of the binary level determination that is stored in the RF signal level storage section 20 and a bit data inversion correction section 15 which inverts a logic level of a bit location designated, based on the correction bit location designating signals.
ＲＦ信号レベル記憶部２０に記憶されている２値レベル判定時のＲＦ信号のレベルに基づいて補正ビット位置指定信号を出力する補正ビット位置検出部１８，１９と、補正ビット位置指定信号に基づいて指定されたビットの位置の論理レベルを反転させるビットデータ反転補正部１５とを備える。 - 特許庁 - A word line control part 13 controls the voltage of a high level showing that the word line control 13 has not selected the word line for the memory cell M accessed or not accessed on the basis of, a control signal ϕ for controlling the voltage of a high level of the word line WL and on the basis of a selection signal WLDEC outputted by a main decoder 11.
メモリセルＭへのアクセス時と非アクセス時に応じてワードラインＷＬのハイレベルの電圧値を制御するための制御信号φと、メインデコーダ１１が出力する選択信号ＷＬＤＥＣとを基に、ワードライン制御部１３は、ワードラインＷＬが非選択であることを示すハイレベルの電圧値をメモリセルＭのアクセス時と非アクセス時に応じて制御する。 - 特許庁 - A decoding control section receives streams to be reproduced, frames B13 and B3 for reproduction outputs, and commands on the reproducing speed and the reproduction mode, determines the decoder used for the decoding and decoding sequence, based on an index table and information on the baseband image data stored in a baseband image data memory, and allows the data to be sequentially supplied to a decoding process section.
デコード制御部は、再生されるストリームと再生出力するフレームＢ１３およびＢ３、および、再生速度や再生モードなどの指令を受け、インデックステーブルおよびベースバンド画像データ用メモリに記憶されているベースバンド画像データの情報を基に、デコードに用いるデコーダとデコード順を決定し、デコード処理部に順次供給させる。 - 特許庁 - A digital signal of a video sound is separated by every digital stream by a demultiplexer 102, stored in a data storage 104 by a system controller 108, in addition, the digital stream is read from the data storage 104 by the system controller 108, extended to a video sound signal by a digital decoder 105 and information about an OSD 106 is superimposed on the video and outputted.
映像音声のデジタル信号を、デマルチプレクサ１０２によりデジタルストリーム毎に分離し、システムコントローラ１０８でデータストレージ１０４に蓄積し、またシステムコントローラ１０８でデータストレージ１０４からデジタルストリームを読み出し、デジタルデコーダ１０５で映像音声信号に伸張し、さらに映像はＯＳＤ１０６の情報を重畳し出力される。 - 特許庁 - To provide a digital video data reproduction apparatus (hereinafter referred to as apparatus) for decoding a plurality of video coding streams (hereinafter referred to as streams) and simultaneously displaying video images based on the respective streams, the apparatus performing the above simultaneous display where a quality of the video images is maintained, using one video decoder even without having high decoding processing capability and a large capacity memory.
複数の映像符号化ストリーム（以下、ストリーム）を復号し、各ストリームに基づく映像を同時表示するためのデジタル映像データ再生装置（以下、装置）であって、高い復号処理能力や大容量のメモリを備えなくても、１つの映像復号器を用いて、映像の品質を維持した上記同時表示を可能とするものを提供する。 - 特許庁 - Furthermore, a picture type discrimination section 17 that discriminates a picture type of frame data in the interlaced scanning MPEG2 image compression information, outputs only frame data with respect to I/P pictures on the basis of the result of discrimination, and aborts the frame data with respect to the B picture to convert the frame rate is provided in a pre- stage of the MPEG2 image information decoder 18.
また、飛び越し走査のＭＰＥＧ２画像圧縮情報における各フレームデータのピクチャタイプを判別し、その判別結果の基づいて、Ｉ／Ｐピクチャに関するフレームデータのみ出力し、Ｂピクチャに関するフレームデータを破棄することによってフレームレートの変換を行うピクチャタイプ判別部１７をＭＰＥＧ画像情報復号化部１８の前段に設ける。 - 特許庁 - In the case where an abnormal condition such as paper jamming occurs within a time period from when a printer 1 is instructed to execute printing until the printing is actually started, a CPU 2 reads the music data corresponding to the operating condition from the melody memory section 4 when the printing is completed and it replays the music data by means of a melody decoder 10, an amplifier 11 and a speaker 12.
CPU２は、プリンタ１が、印刷が指示されてから実際に印刷を開始するまでの時間、紙詰まりなどの異常が発生したとき、印刷が終了した時に、その時の動作状態に応じたメロディの楽音データをメロディ記憶部４から読み出し、メロディ用デコーダ１０、増幅器１１、およびスピーカ１２により再生させる。 - 特許庁 - A reproducing signal obtained from a magneto-optical disk 101 is subjected to maximum likelihood decoding by a maximum likelihood decoder 112, paths coupled together in the maximum likelihood decoding are detected by an evaluation index generation section 113, a path metric difference between the paths is obtained, and based in the path metric difference, the parameter of a recording/reproducing signal or the control signal of an optical pickup is adjusted.
光磁気ディスク１０１から得られた再生信号を最尤復号器１１２において最尤復号し、評価指標生成部１１３で最尤復号における互いに結合するパスを検出すると共に、それらのパスの尤度（パスメトリック）の差を求め、尤度差に基づいて記録・再生信号又は光ピックアップの制御信号のパラメータを調整する。 - 特許庁 - So, when scrolling the displayed imaged according to the degree of scrolling as obtained by a decoder 51 for detecting the operation of a console 4, a display area calculation part 43 inverts the direction of moving an extraction area extracted by a display area extraction part 35 according to the given direction of observation thereby making the direction of scrolling the displayed image match with operation.
そこで、操作卓４の操作を検出するデコーダ５１で得られるスクロール量に応じて表示画像をスクロールさせるとき、表示領域抽出部３５で抽出される抽出領域の移動方向を表示領域算出部４３が観察方向の別に応じて反転させることで、表示画像のスクロール方向と操作とが一致する。 - 特許庁 - When it is in a burst mode, an address decoder 50 outputs internal address signals AN and ANB and block coding signals ANI-I and ANO-I, the data of plural memory cells connected to a same word lines W/L of memory cell blocks 61 to 64 are simultaneously read and a multiplexer 100, which is controlled by a decoding signal COS from a counter 40, successively outputs the data to the external.
バーストモード時には、アドレスデコーダ５０が内部アドレス信号ＡＮ，ＡＮＢ及びブロックコーディング信号ＡＮＩ＿Ｉ，ＡＮＯ＿Ｉを出力することにより、メモリセルブロック６１〜６４の同じワードラインＷ／Ｌに接続する複数のメモリセルのデータが同時にリードされ、カウンタ４０からのデコーディング信号ＣＯＳにより制御されるマルチプレクサー１００により順次外部に出力される。 - 特許庁 - This memory device includes a command decoder for generating a power-down signal responding to a power-down command, a mode register for storing power-down exit information, a clock synchronization circuit such as a DLL (delayed locked loop) or PLL (phase locked loop) circuit for generating an internal clock signal synchronized with an external clock signal, and a control part for controlling the DLL or PLL circuit.
メモリ装置はパワーダウン命令に応答してパワーダウン信号を発生する命令デコーダと、パワーダウン脱出情報を貯蔵するモードレジスタと、外部クロック信号に同期される内部クロック信号を発生するＤＬＬまたはＰＬＬ回路のようなクロック同期化回路と、ＤＬＬまたはＰＬＬ回路を制御する制御部とを含む。 - 特許庁 - Furthermore, a picture type discrimination section 18 that discriminates a picture type of frame data in the interlaced scanning MPEG2 image compression information, outputs only frame data with respect to I/P pictures on the basis of the result of discrimination, and aborts the frame data with respect to the B picture to convert the frame rate is provided to a pre-stage of the MPEG2 image information decoder 19.
また、飛び越し走査のＭＰＥＧ２画像圧縮情報における各フレームデータのピクチャタイプを判別し、その判別結果の基づいて、Ｉ／Ｐピクチャに関するフレームデータのみ出力し、Ｂピクチャに関するフレームデータを破棄することによってフレームレートの変換を行うピクチャタイプ判別部１８をＭＰＥＧ画像情報復号化部１９の前段に設ける。 - 特許庁 - When a gray level decoder 18-2 converts display data into gray levels and the levels do not correspond to any of the gradation levels in a pattern table memory 18-6 and the levels are the prescribed gradation levels where the levels exist between the plural gray levels, gray levels 'A' and 'B' are alternatively read from an area wise gray level pattern table memory 18-7.
階調レベルデコーダ１８−２は、表示データを階調レベルに変換した際に、パターンテーブルメモリ１８−６内のいずれの階調レベルにも該当せず、その複数の階調レベルの間に存在する所定の階調レベルである場合には、面積的階調パターンテーブルメモリ１８−７から階調レベル「Ａ」、「Ｂ」を交互に読み出す。 - 特許庁 - An SRT signal timing setting circuit 31 corrects the generating timing of a sampling start signal outputted from a horizontal decoder 32 by a time corresponding to the pulse width of the SRT shift signal to fix the timing of a sampling start signal SRT with respect to a video signal.
ＳＲＴ信号タイミング設定回路３１は、上記ＳＲＴシフト信号のパルス幅に応じた時間だけ、水平デコーダ３２より出力されるサンプリングスタート信号ＳＲＴの生成タイミングを上記ＳＲＴシフト信号のパルス幅に応じた時間だけ補正することにより映像信号に対するサンプリング開始信号ＳＲＴのタイミングを一定とする。 - 特許庁 - According to a command for flow control from an amplifier 2 being a signal receiver, the host controller 25 of a disk player controls a PLL circuit 241 to change the frequencies of a counting clock signal to be supplied to an STC counter 242 and ACK(Audio Clock) being a clock signal to be supplied to the output circuit 83 of audio decoder 18.
信号受信装置であるアンプ装置２からのフローコントロール用のコマンドに応じて、ディスク再生装置のホストコントローラ２５は、ＰＬＬ回路２４１を制御し、ＳＴＣカウンタ２４２に供給するカウント用クロック信号と、オーディオデコーダ１８のアウトプット回路８３に供給するクロック信号であるＡＣＫ（Ａｕｄｉｏ Ｃｌｏｃｋ）との周波数を変更する。 - 特許庁 - As to an area in which an address given as a measurement test pattern continues over 16 bits on an LSB side, the address decoder 11 for selecting four ROMs 3A-3D mounted in the microcomputer outputs a decode signal for simultaneously selecting the ROMs 3A-3D corresponding to the area in receipt of an IDDQ test signal.
マイコンに搭載される４つのＲＯＭ３Ａ〜３Ｄを選択するためのアドレスデコーダ１１は、ＩＤＤＱテスト信号が与えられると、測定用のテストパターンとして与えられるアドレスがＬＳＢ側の１６ビットに亘り連続する領域については、その領域に対応するＲＯＭ３Ａ〜３Ｄを同時に選択するようにデコード信号を出力する。 - 特許庁 - When judging that the amount of data streaming in a buffer 51 exceeds the operation threshold, a reproduction speed control unit 52 controls a decoder 53 and a reproduction control unit 54 to speed the reproduction processing.
再生速度制御部５２は、バッファ５１内のストリーミング・データの量が、上記操作時しきい値を越えたと判断した場合に、デコーダ５３および再生制御部５４に対して再生処理を速くするよう制御し、これによって、リモコン操作時に、コンテンツがコンテンツ提供装置２１から提供されてから表示装置４０等に出力されるまでの時間を短縮する。 - 特許庁 - In the method for converting codes that encodes a plaintext signal and outputs the signal as a code signal by an encoder of a feedback encoding system and decodes the code signal by a decoder of a feed-forward decoding system, an encoder 10 carries out encoding by using a 4-dimensional 4th order Latin table as a conversion table in a conversion section 11.
フィードバック符号化方式の符号化装置により平文信号を符号化して符号信号として出力し、その符号信号をフィードフォワード復号方式の復号装置で復号する符号変換方法において、符号化装置１０は、変換部１１に４次元４次のラテン表を変換表として用いて符号化を行う。 - 特許庁 - In a navigation device 3, in the case that an FM radio receiver 1 is in use, a main control part 36 makes a selector 35 select a TV receiver 2, tunes FM broadcasting in which traffic information is FM multiplex-broadcasted by utilizing a TV tuner 22 for which a band is broadened so as to tune FM broadcasting waves and inputs it to an FM multiplex decoder 31.
ナビゲーション装置３において、主制御部３６は、ＦＭラジオ受信機１が使用中の場合は、セレクタ３５にＴＶ受信機２を選択させ、ＦＭ放送波を選局できるよう広帯域化されたＴＶチューナ２２を利用して交通情報がＦＭ多重放送されたＦＭ放送を選局し、これをＦＭ多重デコーダ３１に入力する。 - 特許庁 - Through the control signal from the data control means, the data compensating means 16 inserts audio data, which are generated using audio data read out of the storage means into audio data from the storage means, when the data amount detected by the data amount detecting means becomes less than the threshold data amount, and defines these data as output data to an audio decoder 19.
データ補償手段１６は、データ制御手段からの制御信号により、データ量検知手段で検知されたデータ量が閾値データ量以下となったときには、記憶手段からの音声データ中に、記憶手段から読み出された音声データを用いて生成した音声データを挿入して、音声復号化器１９への出力データとする。 - 特許庁 - The clock generating circuit for outputting outside synchronizes with (CLK) of PLL1 by inputting (RST) and counts up, and a counter circuit for outside clock 10 which outputs (OCTR) and a double frequency divider decoder circuit 11 for outside clock which generates (CLK60O) from (OCTR) are set in an output terminal cell for outside clock 9 separately from the other circuits.
外部出力用のクロック生成回路は、（ＲＳＴ）の入力によりＰＬＬ１の（ＣＬＫ）に同期してカウントアップし（ＯＣＴＲ）を出力する外部クロック用カウンタ回路１０と、（ＯＣＴＲ）から（ＣＬＫ６０Ｏ）を生成する外部クロック用２分周デコーダ回路１１を外部クロック出力端子セル９内に他の回路とは分離して設ける。 - 特許庁 - In a frame-information determining circuit 73, frame information, in which whether frame encoding information is valid or invalid has been determined is acquired by a decoder ID which is detected from each macroblock of one frame portion, and by the frame encoding information which is encoding information in a sampled frame unit (one frame encoding information results from adding picture encoding parameters in the prescribed number of pieces).
フレーム情報判断回路７３では、１フレーム分の各マクロブロックから検出したＤｅｃｏｄｅｒ ＩＤと、抜き取られたフレーム単位の符号化情報であるフレーム符号化情報（ピクチャ符号化パラメータを所定の個数合わせて一つのフレーム符号化情報となる）より、フレーム符号化情報の有効無効を判断しフレーム情報を取得する。 - 特許庁 - In encoding an information packet in an erasure channel where packet losses may occur, a size of an error correction symbol input is divided (sub-packetized) into a minimal size unit to be handled by an error correction encoder, sub-packets are interleaved so that they are not adjacent to each other for encoding, packetized and transmitted to a decoder.
本発明は、パケットロスが発生し得る消失通信路における情報パケットの符号化において、入力された誤り訂正シンボルのサイズを誤り訂正符号器が扱う最小のサイズ単位に分割（サブパケット化）し、当該サブパケットが隣接しないようにサブパケットの並び順を組み替えるインターリーブを行い符号化し、パケット化して復号装置に送信する。 - 特許庁 - A rate indicator channel is monitored, a most-likelihood decoder is used to decode the rate indicator channel, and likelihood is compared with a threshold to detect presence of a packet on the rate indicator channel (520) and on the basis of the presence and contents of the packet received on the rate indicator channel, validity of a frame on a burst-oriented channel is analyzed (530).
レートインジケータチャネルを監視し（５１０）、最尤復号器を使用してレートインジケータチャネルを復号し、尤度を閾値と比較することによりレートインジケータチャネル上のパケットの存在を検出し（５２０）、レートインジケータチャネル上で受信されたパケットの存在及び内容に基づいてバースト指向のチャネル上のフレームの有効性を分析する（５３０）。 - 特許庁 - The WFST-type log-linear decoder expresses a score W (X, A) of an arc series A in the log domain when a time series of a feature quantity vector is given, by linear representation of a feature vector ϕ (X, A) acquired from the time series X of the feature quantity vector and the arc series A and the weight vector α, and outputs an arc series of the highest score.
ＷＦＳＴ型ログリニアデコーダは、特徴量ベクトルの時系列が与えられたときの対数領域でのアーク系列ＡのスコアＷ（Ｘ，Ａ）を、特徴量ベクトルの時系列Ｘとアーク系列Ａから得られる素性ベクトルφ（Ｘ，Ａ）と、重みベクトルαとの線形表現で表現し、最もスコアの高いアーク系列を出力する。 - 特許庁 - In another aspect a decoder receives luma motion vector information for plural luminance motion vectors for a macroblock and derives a chroma motion vector corresponding to each luminance motion vector by performing at least one calculation on the luminance motion vector information, maintaining a 1:1 ratio of chroma motion vectors to luminance motion vectors for the macroblock.
別の態様では、復号器が、マクロブロックの複数のルミナンス動きベクトルのルミナンス動きベクトル情報を受け取り、ルミナンス動きベクトル情報に対する算出を少なくとも１つ行うことによって、各ルミナンス動きベクトルに対応するクロマ動きベクトルを導出して、マクロブロックのクロマ動きベクトルとルミナンス動きベクトルとの比を１：１に保つ。 - 特許庁 - When dividing a range to be used for decoding into the most probable symbol (MPS) and the least probable symbol (LPS) in a decoder for CABAC-coded data, 3 symbols in the first half are processed by a cascade connection of symbol decoding information computation units 111 to 113, and following symbols are processed by table reference using a following symbol decoding information table 114.
ＣＡＢＡＣ符号化されたデータの復号器において、復号に用いられるレンジを優勢確率シンボル（ＭＰＳ）と劣勢確率シンボル（ＬＰＳ）に分ける際、前半の３シンボルをシンボル復号情報計算部１１１乃至１１３によるカスケード接続により処理し、後続シンボルを後続シンボル復号情報テーブル１１４によるテーブル参照により処理する。 - 特許庁 - Many word lines can be fully driven at the time of wafer-burn-in even when the driving capability of a row decoder in a row decoding block 121 is small by controlling by the burn-in control section 111 the row decoding block 121 generating many normal word line enable-signal NWEi controlling a word line driving block 131 during wafer-burn- in.
ウェーハバーンイン中は、ワードライン駆動ブロック１３１を制御する多数個のノーマルワードラインイネーブル信号ＮＷＥｉを発生させるローデコーディングブロック１２１を前記バーンイン制御部１１１で制御することにより、ローデコーディングブロック１２１中のローデコーダの駆動能力が小さい場合であっても、ウェーハバーンイン時に多数本のワードラインを十分駆動可能とする。 - 特許庁 - A motion vector selection section 22 selects a motion vector of an image circumferential part based on a motion vector for each macro block obtained by applying decoding to a bit stream that is MPEG-coded by an MPEG decoder 15, a statistic calculation section 23 obtains a motion vector of an entire image, and a hand shake amount decision section 24 decides a hand shake of the entire image.
ＭＰＥＧ符号化されたビットストリームに対して、ＭＰＥＧデコーダ１５で復号化を行う際に得られたマクロブロックごとの動きベクトルより、画像周縁部の動きベクトルを動きベクトル選択部２２で選択し、統計計算部２３で画像全体の動きベクトルを求め、手振れ量決定部２４で画像全体の手振れを決定する。 - 特許庁 - This SDRAM column decoder 20a, in multibit test, selects a plurality of column selection lines CSL or all column selection lines CSL out of 256 column selection lines conforming to column address signals CA0∼CA8 and test mode signals TM0∼TM8, and sets selected each column selection lines to be a test potential VTM=Vth.
このＳＤＲＡＭの列デコーダ２０ａは、マルチビットテスト時には、列アドレス信号ＣＡ０〜ＣＡ８およびテストモード信号ＴＭ０〜ＴＭ８に従って２５６の列選択線ＣＳＬのうちのいずれか複数の列選択線ＣＳＬまたはすべての列選択線ＣＳＬを選択し、選択した各列選択線ＣＳＬをテスト電位ＶＴＭ＝Ｖｔｈにする。 - 特許庁 - A TMCC decoder 47 decodes the TMCC signal from a signal, which is outputted from the Viterbi decoding circuit 44 and inputted through a deinterleave circuit 45 and a Reed-Solomon decoding circuit 46, extracts transmission control information such as the modulating system or encoding rate of the main signal and outputs it to the demapping circuit 43 and the Viterbi decoding circuit 44.
ＴＭＣＣデコーダ４７は、ビタビ復号回路４４から出力され、デインターリーブ回路４５、リードソロモン復号回路４６を介して入力された信号からＴＭＣＣ信号をデコードし、上記主信号の変調方式や符号化率などの伝送制御情報を抽出し、デマッピング回路４３とビタビ復号回路４４に出力する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
