「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 129 130 131 132 133 134 135 136 137 .... 141 142 次へ＞- A car navigation system 5 includes an animation encoder 3 for compressing animation data generated from the image sensors F, R, B and writes them in HDD 6 or in MMC 4, an animation decoder 8 for reading the data from the HDD 6 or the MMC 4, and decoding the data, and a LCD touch panel 7 for displaying the decoded animation.
カーナビゲーションシステム５には、画像イメージセンサーＦ、Ｒ、Ｂから出力される動画データを圧縮してＨＤＤ６またはＭＭＣ４に書き込む動画エンコーダー３と、ＨＤＤ６またはＭＭＣ４からデータを読み出し、デコードする動画デコーダー８と、デコードされた動画を表示するＬＣＤタッチパネル７が設けられている。 - 特許庁 - Then the selection by the selectors 14, 23 is conducted, depending on the identification signal to identify an interlace image signal or a progressive image signal extracted by a decoder circuit 2, a static image/moving image mode signal fed to a control terminal 18 and one/other field selection signal fed to a control terminal 19.
そしてこれらのセレクタ１４、２３での選択が、デコーダ回路２から取り出されたインターレース画像信号またはプログレッシブ画像信号を識別する識別信号と、制御端子１８に供給される静止画／動画のモード信号及び制御端子１９に供給される一方／他方のフィールド選択信号とに応じて行われる。 - 特許庁 - The controller 100, which generally manages and controls the respective sections of the decoding device, is constituted to prevent the PCM data stored in the output buffer 30 from being depleted by detecting the residual amount of the PCM data accumulated in the output buffer 30 and controlling the decode processing in the decoder 20 according to the detection result.
制御部１００は、当該復号装置の各部を統括して制御するものであって、出力バッファ３０に蓄積されるＰＣＭデータの残量を検出し、この検出結果に応じて、デコーダ２０におけるデコード処理を制御して、出力バッファ３０に記憶されるＰＣＭデータが枯渇しないようにしたものである。 - 特許庁 - The decoder 5 decodes reception data according to a sum-product decoding technique and uses a decoding processing section 7 for performing decoding processing in the sum-product decoding technique in accordance with a low-density parity-check matrix, wherein the decoding processing section 7 uses a plurality of check matrices in a linear subordinate relation, to perform decoding processing on the reception data.
受信データをsum-product復号法によって復号する復号器５であって、sum-product復号法における復号処理を、低密度パリティ検査行列に従って行う復号処理部７を備え、前記復号処理部７は、線形従属な関係にある複数の検査行列を用いて、前記受信データに対する復号処理を行う。 - 特許庁 - A transmission/reception module 20 is connected to a control unit 9 of a cellular telephone comprising an antenna multicoupler 1, transmitter 2, modulator 3, waveform shaping circuit 4, receiver 5, demodulator 6, multiplexer 7, voice coder/decoder 8, control unit 9, and a display operating unit 10, thereby integrating the cellular telephone with the remote controller.
アンテナ共用器１、送信機２、変調器３、波形整形回路４、受信機５、復調器６、多重化装置７、音声用符号化／復号装置８、制御部９、表示操作部１０で構成する携帯電話の制御部９に送受信モジュール２０を接続して携帯電話とリモコンを一体に連携する。 - 特許庁 - The interruption processing method has an instruction decoder 1 which decodes instructions and a flag register 2 which can be set by the instructions in the CPU which performs pipeline processing to a delay instruction with the delay slot and switches the interruption just after the delay instruction to valid or invalid by a state of the flag register 2.
この発明の割り込み処理方法は、遅延スロットを持つ遅延命令をパイプライン処理するＣＰＵにおいて、命令を解読する命令デコーダ１と、命令によって設定の可能なフラグレジスタ２と、を有し、フラグレジスタ２の状態により、遅延命令の直後の割り込みを有効または無効に切り替える。 - 特許庁 - The system includes: at least one set-top box including a decoder for decoding signals in a reference format and generating a control signal for performing the PIP function; and a multimedia matching device 203 for receiving multimedia signals in various formats from a broadcast communication network, processing the received signals into signals with the reference format responsive to the control signal.
基準フォーマットの信号をデコーディングする復号器を含み、PIPを遂行するための制御信号を生成する一以上のセットトップボックスと、放送通信網から種々のフォーマットのマルチメディア信号を受信し、該受信信号を、制御信号に応答して基準フォーマットに処理するマルチメディア整合装置203とを含む。 - 特許庁 - The system is provided with an instruction decoder 400 for decoding a vector instruction expressing a data processing operation sequence, an execution unit 430 including plural pipeline steps for executing the sequence and an exceptional register 420 for storing an exception attribute indicating which data processing operation in the sequence is decided as an exceptional operation.
データ処理オペレーションの系列を表現するベクトル命令を復号する命令復号器（４００）、系列実行のための複数のパイプライン段を含む実行ユニット（４３０）、例外オペレーションに関連し、系列のどのデータ処理オペレーションが例外オペレーションと判定されたかを示す例外属性を記憶する例外レジスタ（４２０）を設ける。 - 特許庁 - When a CM skip mode is selected by a CM skip selector 11, when the video/audio data recorded on a recording medium 5 are reproduced, an MPU 7 skips the data recorded on an address with a code added for answering to the CM to supply the data with the code added for answering to a program to an MPEG(moving picture expert group) decoder 8.
ＣＭスキップ選択器１１により、ＣＭスキップモードが選択されている場合、記録媒体５に記録された映像・音声データを再生する際、ＭＰＵ７は、ＣＭに対応するコードが付加されたアドレスに記録されているデータをスキップし、番組に対応するコードが付加されたデータをＭＰＥＧデコーダ８に供給させる。 - 特許庁 - The media player 100 is connected to a communication network 80 and includes a nonvolatile memory 120, a volatile memory 130, a driver 140, and an input port 150 and an output port 152 and receives a media file including an encoded media stream 94 and a general decoder 92 through the communication network.
メディアプレーヤー１００は、通信網８０に接続されて、プロセッサ１１０と、不揮発性メモリ１２０と、揮発性メモリ１３０と、ドライバ１４０と、入力ポート１５０と出力ポート１５２と、を含み、通信網を介して、符号化されたメディアストリーム９４と汎用デコーダ９２とを含むメディアファイルを受信する。 - 特許庁 - In the counter circuit 30, a conversion decoder 32 converts ejection amount data fetched in four bits to four-bit data correlated beforehand to either one of a plurality of counters 43a-43d, 53a-53d, the converted data is output to the respective counters, and the eight counters provided in the counter circuit 30 count the ejection amounts of inks.
カウンタ回路３０は、４ビットで入力した吐出量データから複数のカウンタ４３ａ〜４３ｄ，５３ａ〜５３ｄのうちいずれか１つに予め対応付けられた４ビットのデータへ変換デコーダ３２で変換し、この変換したデータを各々のカウンタへ出力してインク吐出量を８個設けられたカウンタによりカウントする。 - 特許庁 - A receiving-data analyzer 41 analyzes a receiving data from a receiving-data separator 21, and determines whether or not receiving data are placed on any line of a screen and on any sub-band while confirming the excess of a threshold value of the missing data in the receiving data on the basis of a decoding information from a receiving-data decoder 25.
受信データ解析部４１は、受信データ分離部２１からの受信データを解析し、受信データが画面のどのラインで、かつ、どのサブバンドに位置するかを把握するとともに、受信データ復号部２５からのデコード情報に基づいて、受信データのうちの欠落データが閾値を超えているかを確認する。 - 特許庁 - At the time of a burn-in test or at the time of a stress test, row decode-signals RD0-RD15 are outputted simultaneously from a row decoder section 9 of each block, each word line drive timing control signal generating circuit 17 generates row post decode-signals RPD0-RPD15 to which the row decode signals RD0-RD15 are delayed in order.
バーンイン試験時又はストレス試験時には、各ブロックのロウデコーダ部９からロウデコード信号ＲＤ０〜ＲＤ１５が同時に出力されるが、各ワード線駆動タイミング制御信号発生回路１７は前記ロウデコード信号ＲＤ０〜ＲＤ１５を順番に遅延したロウポストデコード信号ＲＰＤ０〜ＲＰＤ１５を発生する。 - 特許庁 - A regenerative signal which is read from an optical disk medium 1 by an optical pickup circuit 2 and equalized by a pre-equalizer circuit 20, is digitized by an A/D converter 3, equalized to a predetermined PR signal by a PR equalizer circuit 4 after a DC component is removed therefrom by a DC feedback circuit 6, and decoded by a most-likelihood decoder circuit 5.
光ピックアップ回路２により光ディスク媒体１から読み出され、前置等化回路２０で等化された再生信号は、Ａ／Ｄ変換器３によりデジタル化され、ＤＣ帰還回路６でＤＣ成分が除去され、ＰＲ等化回路４で所定のＰＲ信号に等化され、最尤復号回路５により復号される。 - 特許庁 - Also, this instruction code decoding device is provided with selectors 3 and 4 and an inverter 20 and OR circuits 8 and 9 as decoder means for instruction decoders 21, 22, 23, and 24, and either the first or second instruction set constituted of the instruction decoders 21, 22, 23, and 24 is controlled to be valid according to the instruction map selection signal 15.
また、命令デコーダ２１，２２，２３，２４に対するデコーダ設定手段としてセレクタ３，４と、インバータ２０と、ＯＲ回路８，９とを設け、命令マップ選択信号１５に応じて命令デコーダ２１，２２，２３，２４により構成される第１若しくは第２の命令セットのいずれか一方が有効となるように制御する。 - 特許庁 - When executing bmov instruction for transferring the content of a source bit in a specified general-purpose register (rn) and if the both are specified as the same bit, a decoder of a CPU executes a processing of transferring the content of a carry flag [C] disposed in a condition code register to a destination bit of the register (rn).
ＣＰＵのデコーダは、指定した汎用レジスタｒｎ内でソースビットの内容をデスティネーションビットに転送するｂｍｏｖ命令を実行する際に、双方が同じビットに指定されている場合は、コンディションコードレジスタ内に配置されるキャリーフラグ［Ｃ］の内容を、レジスタｒｎのデスティネーションビットに転送する処理を実行する。 - 特許庁 - Each memory bank 11 includes: memory cell arrays 15; a plurality of bit lines disposed on the memory arrays 15; a selection section 19 receiving addresses from each of the first and second input sections 12 to produce local address for selecting the bit line by using the addresses; and a column decoder 17 for selecting the bit line by using the local address.
各メモリバンク１１は、メモリセルアレイ１５と、メモリセルアレイ１５に配設された複数のビット線と、第１及び第２の入力部１２それぞれからアドレスを受け、かつアドレスを用いてビット線を選択するためのローカルアドレスを生成する選択部１９と、ローカルアドレスを用いてビット線を選択するカラムデコーダ１７とを含む。 - 特許庁 - An obtained output image is a monochromatic JPEG image 4 having the color difference components concealed, and this image is inputted to a JPEG decoder 7 with an electronic watermark function, and the electronic watermarking of color difference signals is released in accordance with an electronic watermark release rule specified in the key file 3, whereby a color image 8 is restored.
得られた出力画像は、色差成分が隠されたモノクロＪＰＥＧ画像４となり、これを電子透かし解除機能付ＪＰＥＧデコーダ７に入力し、キーファイル３に特定されている電子透かし解除ルールに従って色差信号の電子透かしを解除すると、カラー画像８が復元される。 - 特許庁 - In contrast to that other control information is transmitted to the receiver 14 for demodulation by way of an operation panel controller 4, a computer 5, a router 6 for control station, a router 11 for receiving station, a processor 12, etc., the fine tuning control signal is quickly transmitted to the receiver 14 for demodulation by passing through the encoder 15 and the decoder 16.
他の制御情報が操作パネル制御部４、計算機５、制御局用ルータ６、受信局用ルータ１１、処理機１２等を経由して復調用受信機１４に伝送されるのに比べ、微調整制御信号はエンコーダ１５、デコーダ１６を経由することにより、速やかに復調用受信機１４に伝送される。 - 特許庁 - The storage devices is provided with a command decoder 1 for decoding an external command input COM and for detecting the command for performing the initial mode setting, and a delay circuit 3a for delaying the start timing of the bit line sensing in a memory core 4, relative to the normal operation, when the command for performing the initial mode setting is detected.
外部からのコマンド入力ＣＯＭをデコードし、初期モード設定を行うためのコマンドを検知するコマンドデコーダ１、及び初期モード設定を行うためのコマンドが検知された場合、メモリコア４におけるビット線センスの開始タイミングを通常動作時と比して遅延させる遅延回路３ａを備える。 - 特許庁 - The outside of these memory cell blocks is provided with a row decoder 3, a redundant address program fuse circuit 10 in which the column address of a defective memory cell is programmed and a selecting means 22 to select and output either of a regular data line 14 or a redundant data line 15 according to the output of the redundant address program fuse circuit 10.
これらメモリセルブロックの外部にはローデコーダ３と、前記不良メモリセルのカラムアドレスがプログラムされる冗長アドレスプログラムフューズ回路１０と、前記冗長アドレスプログラムフューズ回路の出力に応じて、レギュラーデータライン１４と冗長データライン１５の一方を選択して出力する選択手段２２とが設けられる。 - 特許庁 - A DVD player 1 includes: an optical pickup 2 for reading data from a DVD 10; a decoder 3 for decoding the read data to generate a video signal and an audio signal; a CPU 5 for controlling each part of the DVD player 1; and a memory 6 for storing a time code indicating positional information of each frame in moving image contents.
ＤＶＤプレイヤ１は、ＤＶＤ１０からデータを読み取る光ピックアップ２と、読取ったデータを復号し、映像信号及び音声信号を生成するデコーダ部３と、プレーヤ１各部を制御するＣＰＵ５と、動画コンテンツ中での各フレームの位置情報を示すタイムコードを記憶するメモリ６とを備える。 - 特許庁 - When starting playback of a TS from a recording medium and when switching between trick play and normal play, a playback system for outputting a stream at the timing similar to input timing in recording, and a playback system for monitoring the amount of data stored in a buffer of a decoder to control the stream output in accordance with the amount of data are appropriately selected.
記録媒体からのTS再生開始時、および特殊再生と通常再生を切り換える際に、記録時の入力タイミングと同様なタイミングでストリーム出力を行う再生方式と、デコーダのバッファに蓄積されたデータ量を監視し、それに合わせてストリーム出力を制御する再生方式とを適宜使い分ける。 - 特許庁 - When the decoder 121 outputs "00" to the control section 122 by an instruction from a CPU 120, the clocks CLKA, CLKB are respectively supplied to the compression processing section 123 and the common processing section 124, both the sections are activated to compress image data and give the compressed image data to a selector 127, and finally a memory 132 stores the resulting data.
そこで、ＣＰＵ１２０からの指示によりデコーダ１２１から“００”が制御部１２２に出力された場合には、圧縮処理部１２３と共通処理部１２４にクロックＣＬＫＡ、ＣＬＫＣがそれぞれ供給され、両者が作動して画像データを圧縮し、セレクタ１２７側に送り、最終的にメモリ１３２に格納される。 - 特許庁 - When the user selects one among the retrieval results displayed on the display device 10, the control section 6 controls a front end 2, a base band processing section 3, the data separation section 4, and an audio/ video decoder 5 to receive the selected channel, allows a speaker 8 to sound the audio signal and the display device 10 to display the video image.
ディスプレイ装置１０に表示された検索結果の中から一つが選択されると、制御部６は、フロントエンド２、ベースバンド処理部３、データ分離部４、音声／映像デコーダ５制御して、選択されたチャネルを受信し、スピーカ８から音声を出力すると共に、ディスプレイ装置１０に映像を表示する。 - 特許庁 - To provide a reader or a reader/writer wherein a digital frequency converter converts a quantized signal into a plurality of channels of time division multiplex signal on the basis of subcarrier frequencies allocated to a plurality of non-contact information recording media so as to simplify the circuit configuration and an MFM decoder is configured with hardware to relieve a load on an MPU.
デジタル周波数変換器により、複数の非接触情報記録媒体に割り当てられたサブキャリア周波数により複数チャネルの時分割多重信号に変換することにより、回路構成を簡略化し、且つＭＦＭデコーダをハードウェアにより構成してＭＰＵの負荷を軽減したリーダ又はリーダライタを提供する。 - 特許庁 - The nonvolatile semiconductor memory device has a memory cell array 1 using electrically rewritable NAND cells, a column decoder 4, a bit line control circuit 2, a word line control circuit 6, and a data input/output buffer 4, wherein previous writing and confirmation reading are performed after batch erasing of data to put erased memory cells into a desired threshold-value range.
電気的書き換え可能なＮＡＮＤ型セルを用いたメモリセルアレイ１、カラムデコーダ４、ビット線制御回路２、ワード線制御回路６、データ入出力バッファ４を有し、データの一括消去後に事前書き込みと確認読み出しを行って消去されたメモリセルを、所望のしきい値範囲に追い込むようにした。 - 特許庁 - A changeover circuit 11 receives a binary band selection voltage from the band decoder 10, a switching voltage outputted from a 2nd terminal 23 changes a tuning frequency of an intermediate frequency tuning circuit 6, a switching voltage outputted from a 3rd terminal 24 changes a trap frequency of a trap circuit 7.
バンドデコーダー１０からの二値のバンド選択電圧が切換回路１１に入力され、第二の端子２３から出力される切換電圧によって中間周波同調回路６の同調周波数を変化させると共に、第三の端子２４から出力される切換電圧によってトラップ回路７のトラップ周波数を変化させる。 - 特許庁 - Since a buffer controller 9 adds padding data to an MPEG stream outputted from a video encoder/decoder 8 as shown on the top stage of the figure according to GOP data amount adjustment processing as shown in the middle stage of the figure, the head of each GOP is recorded while the head of each GOP is surely made to coincide with the boundary of a cluster.
ＧＯＰデータ量調整処理によれば、図１０の上段に示すようにしてビデオエンコーダ／デコーダ８から出力されるＭＰＥＧストリームに対し、図１０中段に示すように、バッファコントローラ９によりパディングデータが追加されるので、各ＧＯＰの先頭は、必ずクラスタの境界と一致して記録されることになる。 - 特許庁 - A selecting section 30 is controlled according to notification signals a, b, e transmitted to a controller 50 dependent on recording conditions of the material files, so that the first regular material file recorded in the recording section 20 and the regularly recorded material file among the first standby material files are transmitted to a decoder 40.
そして、素材ファイルの収録状況に応じて制御部５０に送出される通知信号ａ，ｂ，ｅに応じて切替部３０を切替制御することにより、収録部２０に収録された第１の正規素材ファイル及び第１の予備素材ファイルのうち正常に収録された素材ファイルをデコーダ４０に導出する。 - 特許庁 - Moreover, by providing a function, which limits the continuous length of negative direction recording so that it does not exceed a prescribed value, for the coder 2 and the decoder 4, generation of the pattern, in which negative direction recording continue to degrade BER while overwriting random data, is suppressed and further improvement in BER is realized.
また、符号化器２および復号器４に負方向記録の連続長を一定の値以下に制限する機能を持たせることにより、ランダムデータを上書きしたときにＢＥＲの悪化を招く負方向記録が連続するパターンの発生を抑制することができ、ＢＥＲの一層の改善が可態となる。 - 特許庁 - A modulator 13 superposes a signal on light emitted by the signal lamp 11 of a signal 10 which is fixedly arranged or the headlamps 35 or tail lamps 36 of a vehicle 20, and the modulated light is photodetected by a photodetector 21 on the side of the vehicle 20, demodulated by a decoder 22, and displayed on a display panel 24.
固定配置された信号機１０の信号灯１１、あるいは車両２０のヘッドランプ３５やテールランプ３６が発生する光に変調器１３によって信号を重畳し、変調光を車両２０側の受光器２１によって受光させ、デコーダ２２によって復調して表示パネル２４で表示する。 - 特許庁 - A data reproducing device comprises a subcode decoder 74 to which a reproduced signal is supplied from a recording medium 10, a plurality of storing means 76 and 78 for generating a plurality of polynominals used at decode processing, a memory means 84 stored with the insertion address of secret data, and a control part 82 for controlling decode processing of subcode data.
記録媒体１０よりの再生信号が供給されるサブコードデコーダ７４と、デコード処理時に使用する複数の多項式を発生させる複数の格納手段７６，７８と、秘密データの挿入アドレスを記憶したメモリ手段８４と、サブコードデータに対するデコード処理の制御を行う制御部８２とで構成される。 - 特許庁 - To improve the quality of reproduced voice with respect to the voice of background noise in a voice signal decoder which generates a voice signal by driving filters composed of filter coefficients by an exciting signal which is obtained by decoding a sound source signal, gain and the filter coefficients and multiplying the sound source signal by the gain.
音源信号とゲインとフィルタ係数とを復号し、前記音源信号に前記ゲインを乗じて得られる励振信号により前記フィルタ係数で構成するフィルタを駆動することによって音声信号を生成する音声信号復号装置において、背景雑音音声に対する再生音声品質を改善する。 - 特許庁 - In the format converter that converts a data stream of the VR standard into a data stream of the Video standard, when the data stream of the VR standard is converted into a stream of the Video standard and decoded, the conversion processing is carried out so that an input buffer provided to a decoder side cannot be overflowed or underflowed.
ＶＲ規格のデータストリームをVideo規格のデータ形式に変換するフォーマット変換装置において、ＶＲ規格のデータストリームに対し、それがVideo規格に変換されてデコードされる際に、デコーダ側に設けられたインプットバッファがオーバーフローまたはアンダーフローしないように変換処理を施すようにしている。 - 特許庁 - The write-in instruction word latency control section 140 and the read-out instruction word latency control section 160 receive respectively a write-in instruction word and a read-out instruction word outputted from a instruction word decoder 120, and output them by delaying them by (N/2) times of a cycle of a clock signal while responding to a latency control signal.
書込み命令語レイテンシ制御部１４０及び読出し命令語レイテシ制御部１６０は命令語デコーダ１２０から出力される書込み命令語及び読出し命令語を各々受信し、それらを、レイテンシ制御信号に応答して、クロック信号のサイクルの（Ｎ／２）倍だけ遅延させて出力する。 - 特許庁 - By combining the image coding system with high immunity to a burst error with the transmission channel coding system adopting a convolution coding and a maximum likelihood decoding, a random error of the transmission channel is converted into a burst error and giving the result to an image decoder configures the image coding system immune to the random error of the transmission channel.
バースト誤りに大きな耐性を持つ画像符号化方式と、畳込み符号と最尤復号を用いた伝送路符号化方式を組合わせて、伝送路のランダム誤りをバースト誤りに変換してから、画像復号器に入力することにより、伝送路のランダム誤りに強い画像符号化方式を構成する。 - 特許庁 - When comparison of time information between a video signal and an audio signal decoded by a decoder indicates that the audio signal comes earlier than the video signal by 100ms or more (YES in #2), an AV synchronous mode is set (#3), and whether or not an image to be decoding-processed next is a head image of a VOBU is discriminated (#4).
デコーダにより復号された映像信号及び音声信号のそれぞれの時刻情報を比較し、映像信号に対して音声信号が１００ｍｓ以上先行している場合（＃２でＹＥＳ）、ＡＶ同期モードをオンし（＃３）、次復号処理する画像がＶＯＢＵの先頭の画像か否かを判断する（＃４）。 - 特許庁 - In a circuit 12, a memory 6 is connected to a bus 8 to be accessed from a bidirectional bus 8, an MEPG decoder 4 is connected to the bus 8 to read encoding and decoding data of the memory and an encoded data output part is arranged, which is connected to the bus along a first path 16, by which reading is performed from the memory data of a first picture.
回路１２のメモリ６は、両方向バス８からアクセスされるように、またＭＰＥＧデコーダ４は、メモリの符号化及び復号化データを読み出すようにバス８に接続され、第１の画像のメモリデータから読み出すことができる第１のパス１６に沿ってバスに接続された符号化されたデータの出力部を有する。 - 特許庁 - The device is further provided with a row decoder that drives the memory cells of a first pair of columns by applying voltages to a pair of adjoining word lines WLk and WLk+1 and drives the memory cells of a second pair of columns adjoining the first pair of columns by applying voltages to a pair of adjoining word lines WLk+1 and WLk+2.
本装置は、隣接するワード線対ＷＬｋ、ＷＬｋ＋１に電圧を印加して第１のカラム対のメモリセルを駆動し、隣接するワード線対ＷＬｋ＋１、ＷＬｋ＋２に電圧を印加して第１のカラム対に隣接する第２のカラム対のメモリセルを駆動するロウデコーダを備えている。 - 特許庁 - A scalable video stream decoding apparatus 200 decodes coded images which are rearranged by a video decoder unit 216 after a rearrangement unit 214 rearranges the coded images included in a stream according to respective display timing information of the coded images when a base layer stream 250 and an enhanced layer stream 251 are received.
スケーラブルビデオストリーム復号装置２００は、ベースレイヤストリーム２５０およびエンハンスレイヤストリーム２５１を受信した場合並べ替え部２１４が、該ストリームに含まれる符号化画像を、該符号化画像のそれぞれの表示タイミング情報に従って並べ替えた後に、ビデオデコーダ部２１６が並べ替えられた符号化画像を復号する。 - 特許庁 - The test circuit 14 comprises a control signal generating circuit 142 generating many control signals activating at least one control signal in the test mode, and a row decoder 124 activating at least the two word lines responding to the activated control signal and a row address signal.
前記テスト回路１４は、前記テストモードにおいて少なくとも１つの制御信号を活性化する多数の制御信号を発生する制御信号発生回路１４２と、前記活性化された制御信号及びローアドレス信号に応答して、少なくとも２本の前記ワードラインを活性化するローデコーダ１２４とを含む。 - 特許庁 - A signal processing device comprises control means that is provided with power-off detection means for detecting power-off, and stops video signal output from an encoder before a video signal from a camera is no longer input to a decoder when power-off (R (Reverse) signal) is detected by the power-off detection means.
信号処理装置には、電源オフを検知する電源オフ検知手段を備えて、この電源オフ検知手段により電源オフ（Ｒ（リバース）信号）が検知された時には、カメラからの映像信号がデコーダに入力されなくなる前に、エンコーダからの映像信号出力を停止する制御手段を設けている。 - 特許庁 - To obtain an image decoder that can cope with decoding corresponding to coding where an input image signal is coded in a mode suitable for a shape signal, a transmittance signal and a pixel signal separated from the input image signal, information relating to a mode of each signal is totally coded and the number of bits of a mode coded signal can be reduced.
入力画像信号から分離した形状信号、透過度信号、及び画素値信号に適したモードでの符号化を行い、各信号のモードに関する情報を、まとめて符号化する、モード符号化信号のビット数を削減可能な符号化処理に対応する復号化処理が可能な画像復号化装置を得る。 - 特許庁 - Using the pixel data of the prediction tap extracted by a prediction tap data generating section 5 and the prediction coefficient set received from the ROM 8 to apply a prediction arithmetic operation to an output image signal of the decoder 1 can generate a predicted image signal with a higher time resolution/and or space resolution.
予測タップデータ生成部５で抽出された予測タップの画素データと、ＲＯＭ８から供給される予測係数セットとによる予測演算を行うことによって、復号器１の出力画像信号に対して、時間解像度および／または空間解像度がより高い予測画像信号が生成される。 - 特許庁 - For example, when music data with embedded electronic watermark information are reproduced as an incoming sound by a terminal device, an electronic watermark decoder 16 extracts the electronic watermark information from the music data, judges whether the information matches identification information on its device, and reproduces the music data only when they match each other.
また、例えば、着信音として、端末装置で電子透かし情報が埋め込まれた楽曲データを再生する場合には、電子透かしデコーダ１６で楽曲データから電子透かし情報を取り出し、自機の識別情報と一致するか否かを判断して、一致した場合のみ楽曲データの再生を行うようにする。 - 特許庁 - To provide an encryption device/decoder that uses a session key generated from a common key to encrypt plain text data or decode encrypted data and to provide a session key generating system at a low communication cost, with high encryption strength and adopting a common key encryption system.
本発明は、共通鍵から生成したセッション鍵によって平文データ或いは暗号文データを暗号化或いは復号する暗号化／復号装置において、通信コストを抑えられる暗号強度の強い共通鍵暗号方式におけるセッション鍵生成方式と暗号化／復号装置を提供することを目的とする。 - 特許庁 - A jitter flow control 302 conducts recovery or scale revision processing and a decoder 304 reads voice data of a corresponding packet from the reception buffer 41 in the order of pointers of the jitter queue 303 in a read timing in response to the jitter amount, decodes the data and the recovered voice signal is sent to a reception signal line 305.
ジッタ量制御３０２により再生又は定規変更処理がなされ、復号器３０４によりジッタ量に応じた読み出しタイミングでジッタキュー３０３のポインタの順に受信バッファ４１から対応するパケットの音声データが読み出され、復号化され、再生された音声信号が受信信号線３０５に送出される。 - 特許庁 - The decoder is equipped with a memory for holding encoded data, a first decoding circuit including a comparator for comparing the encoded data and an eliminating unit for eliminating data from the encoded data, a second decoding circuit for decoding the output data of the first decoding circuit, and a memory for holding the decoded data.
本発明のデコード装置は、符号化データを保持するメモリと、前記符号化データを比較する比較器と前記符号化データからデータを削除する削除部を持つ第１のデコード回路と、前記第1のデコード回路の出力データを復号化する第２のデコード回路と、復号化されたデータを保持するメモリを備える。 - 特許庁 - The above task can be solved by configuring the video apparatus of this invention, including a 1st memory on an internal bus and a digital decoder linked to the OSD circuit and a 2nd memory via a main bus, to have a means to realize DMA transfer between the 1st and 2nd memories.
上記課題は、本発明により、内部バス上に第１メモリを有し、かつメインバスを介してＯＳＤ回路及び第２メモリにリンクされたディジタルデコーダを備えたビデオ装置が、第１メモリと第２メモリの間のＤＭＡ転送を実現するための手段を有するように、ビデオ装置を構成することで解決される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
