「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 63 64 65 66 67 68 69 70 71 .... 141 142 次へ＞- An element decoder 50I deinterleaves data outputted from a soft-output decoding circuit 90 through an interleaver 100.
要素復号器５０_Iは、インターリーバ１００によって、軟出力復号回路９０から出力されたデータに対してデインターリーブ処理を行う。 - 特許庁 - To narrow the area of a sub amplifier circuit of a semiconductor storage device when providing a startup signal for the sub amplifier from a column decoder side.
サブアンプ起動信号を列デコーダ側から供給する際に半導体記憶装置におけるサブアンプ回路の面積を狭くする。 - 特許庁 - To exploit this watermark enabled functionality, the integrated application uses a watermark decoder to access the related metadata and actions.
上記透かしイネーブル機能を活用する為に、統合アプリケーションは、関係するメタデータや動作にアクセスする為に透かしデコーダを使用する。 - 特許庁 - A CM image data macroblock decoder 13 is designed to decode the CM image data read out from a CM image data accumulating unit 12 by macroblock units.
ＣＭ画像データマクロブロックデコーダ１３はＣＭ画像データ蓄積部１２から読出したＣＭ画像データをマクロブロック単位でデコードする。 - 特許庁 - The reproducing data obtained by the first decoder 6 is selectively inputted to an encoder 16 by an encoder data selecting means 15.
第１デコーダ６により得られる再生データをエンコーダ入力選択手段１５により選択的にエンコーダ１６に入力させる。 - 特許庁 - To reduce cost by simplifying a turbo decoder of a receiver in a TDD/CDMA communication system using a turbo code to reduce required memory capacity.
ターボ符号を用いたTDD/CDMA通信方式における受信機のターボ復号器を単純化し、所要メモリ容量を減らし、コストを下げる。 - 特許庁 - This 8-bit processor is designed step by step as a hierarchical composition of several functional units (ALU, instruction decoder, memory).
この８ビット・プロセッサは, いくつかの機能単位（論理演算装置, 命令デコーダ, メモリ)の階層的な構成体として段階的に設計された. - コンピューター用語辞典 - By providing the characteristics of the noise shaper in the decoder 104, the effect of removing an error generated in the 1-bit D/A converter array 105 is obtained.
デコーダ104にノイズシェーパの特性を持たせることで１ビットＤ／Ａ変換器列105で発生する誤差を除去できる効果が得られる。 - 特許庁 - A start position detecting section 271 detects the start position of a slice at which a decoder 265 starts decoding on the basis of the slice position information.
スタート位置検出部２７１は、スライス位置情報に基づいて、デコーダ２６５がデコードを開始するスライスの開始位置を検出する。 - 特許庁 - The corrected data outputted from the RS-LDC decoder 14 are sent to a data output circuit 20 and are utilized in succeeding applications.
ＲＳ−ＬＤＣデコーダ１４から出力された訂正データは、データ出力回路２０に送られ、以後のアプリケーションで利用される。 - 特許庁 - A low-density parity check (LDPC) decoder is coupled to the BCJR equalizer to receive channel bit reliabilities therefrom.
低密度パリティチェック（ＬＤＰＣ）復号器は、ＢＣＪＲ等化器に接続されて、ＢＣＪＲ等化器からチャネルビット信頼度を受信する。 - 特許庁 - Accordingly, even when a decoder includes only decoding throughput based on a normal speed, smooth special playback can be performed.
よって、復号部が通常速度に対応した復号処理能力しか備えていない場合でも、円滑な特殊再生が可能となる。 - 特許庁 - BS digital broadcast receiver 1 comprises a tuner 11 for demodulating transmission data from received signals, a transmission line decoder 14 for performing a transmission line decoding, such as Viterbi decoding, deinterleaving, etc., of the transmission data demodulated by the tuner 11, an RS decoder 15 for RS-decoding the transmission data outputted from the line decoder 14, and a reception conditions detector 16 for informaing a user of the reception conditions.
ＢＳデジタル放送受信装置１は、受信信号から伝送データを復調するチューナ１１と、チューナ１１により復調された伝送データに対してビタビ復号，デインタリーブ等の伝送路復号を行う伝送路復号部１４と、伝送路復号部１４から出力された伝送データに対してＲＳ復号を行うＲＳ復号部１５と、受信状態をユーザに通知する受信状態検出部１６と備える。 - 特許庁 - In this front-end signal interpolation circuit, an address decoder 27 sets a memory 25 to the write mode to determine the address during the period where a flaw detection signal 43 is not supplied.
キズ検出信号４３が供給されない期間、アドレスデコーダ２７は、メモリ２５を書き込みモードとし、アドレスを決定する。 - 特許庁 - This reproduced signal is fed to a reproduction processing section 3, from which a bit stream is extracted and fed to a decoder circuit 4.
この再生信号が再生処理部３に供給されてビットストリームが取り出され、このビットストリームがデコーダ回路４に供給される。 - 特許庁 - A first integrated circuit chip 10 has a USB interface circuit 11, a compression decoder 12, a CPU 13, and a mask ROM 14.
第１の集積回路チップ１０は、ＵＳＢインターフェース回路１１、圧縮デコーダ１２、ＣＰＵ１３、マスクＲＯＭ１４を持っている。 - 特許庁 - To provide an image encoder and an image decoder for improving a band width of a main memory and use efficiency of a cache memory.
メインメモリのバンド幅及びキャッシュメモリの利用効率を改善することができる画像符号化装置及び画像復号装置を提供する。 - 特許庁 - Thereafter, data recorded on the groove are reproduced, and their data error amount PI is stored in a memory 903 from an ECC decoder 902.
しかる後、前記グルーブに記録したデータを再生し、そのデータエラー量ＰＩをＥＣＣデコーダ９０２からメモリ９０３にストアする。 - 特許庁 - The sensor transmitter 20 transmits the encoded read value to a decoder 22 positioned in the vicinity of the opening part of the oil well or the other blind hole.
センサ送信器２０は、符号化読取値を、油井の開口部または他のブラインドホールに近接して位置するデコーダ２２に送信する。 - 特許庁 - To provide a recording device etc., that records audio having such constitution that the audio can easily be reproduced by a reproducing device equipped with the same decoder as before and also records audio etc., which can easily be reproduced even by a reproducing device equipped with a decoder exclusively for DVD.
従来と同等のデコーダを備えた再生装置において容易に再生することが可能な構成の音声等を記録すると共に、ＤＶＤ専用のデコーダを備えた再生装置においても容易に再生することが可能な音声等を記録する記録装置等を提供する。 - 特許庁 - When setting is made so that reproduction processing of a video signal is performed (YES at S1) and indication of reproduction is given to a control part by the user, the control part decodes A_PCK and V_PCK by an audio decoder and a video decoder, and reproduces a voice signal and a video signal (S5).
映像信号の再生処理を行うように設定されているときには（Ｓ１でＹＥＳ）、ユーザにより制御部に対して再生の指示が与えられると、制御部が、Ａ＿ＰＣＫとＶ＿ＰＣＫとをオーディオデコーダとビデオデコーダとによりデコードして、音声信号と映像信号とを再生する（Ｓ５）。 - 特許庁 - The semiconductor device 100 includes a decoder 103 that is connected between a power terminal 5 to which a supply voltage is supplied and a ground terminal 6, and decodes a signal inputted from input terminals 41-43; and a power supply control circuit 109 for disconnecting the power terminal 5 from the decoder 103.
半導体装置１００は、電源電圧が供給される電源端子５とグランド端子６間に接続され、入力端子４１乃至４３から入力された信号をデコードするデコーダ１０３と、電源端子５とデコーダ１０３間を切断する電源制御回路１０９とを含む。 - 特許庁 - And the output signal of the second adaptive equalizer circuit 9 is supplied to a decoder 10 of, for example, a Viterbi decoding algorithm, and the signal from this decoder 10 is supplied to, for example, an error correction code decoding circuit 11, and reconstructed into digital data simultaneously with error correction.
そして第２の適応型等化回路９の出力信号が、例えばビタビ復号アルゴリズムによるデコーダー１０に供給され、このデコーダー１０からの信号が、例えば誤り訂正符号復調回路１１に供給されて、誤り訂正と同時にデジタルデータの再構築が行われる。 - 特許庁 - In a receiver for digital broadcasting, an signal error rate considered the degree of signal deterioration of viewer's perception is newly calculated based on the decode error frequency produced at a video decoder and an audio decoder, and at a crossing of the calculated error rate beyond a predetermined threshold level, a demodulation method is switched from a high layer to a low layer.
映像や音声デコーダで生じるデコードエラーの頻度から、視聴者が知覚する信号の劣化度を想定した、信号の誤り率を新たに算出し、誤り率があらかじめ設定した閾値を超えた場合に、高階層から低階層へ変調方式を切替える。 - 特許庁 - This circuit is provided with a DRAM core circuit 10 using an address signal multiplexing system, an address decoder 11 of a row system, an address decoder 12 of a column system, and control circuit s NA1-NA4, 15 allotting selectively one part of an input address signal to one part of an address signal of a row system or one part of an address signal of a column system.
アドレス信号多重化方式を用いたDRAMコア回路10と、ロウ系のアドレスデコーダ11と、カラム系のアドレスデコーダ12と、アドレス信号入力の一部をロウ系のアドレス信号の一部またはカラム系のアドレス信号の一部に選択的に割り当てる制御回路NA1 〜NA4 、15とを具備する。 - 特許庁 - A horizontal direction memory 4 once writes therein five regional data A, B, C, D, E generated by a horizontal direction counter circuit 1, a vertical direction counter circuit 2, and a decoder circuit 3 according to write addresses from a horizontal direction counter decoder 5 and the five regional data A, B, C, D, E are read according to read addresses.
水平方向メモリ４は水平方向カウンタ回路１と垂直方向カウンタ回路２とデコーダ回路３とによって発生された５つの領域データＡ，Ｂ，Ｃ，Ｄ，Ｅを水平方向カウンタデコーダ５からの書込みアドレスで一旦書込み、読出しアドレスで読出される。 - 特許庁 - When a compared result is matched with, a block decoder 53 in the R/D block core 47-RD is made into a selection state, a block decoder 53 in a defective block core is made into a forced non-selection state, and a defective block core is replaced by a R/D block core 47-RD.
比較結果が一致した場合、Ｒ／Ｄブロックコア４７−ＲＤ中のブロックデコーダ５３を選択状態、不良ブロックコア中のブロックデコーダ５３を強制非選択状態とし、不良ブロックコアをＲ／Ｄブロックコア４７−ＲＤに置き換えることを特徴としている。 - 特許庁 - Besides, an audio sub unit 81 is housed in the audio amplifier 80 and a decoder function block 82, feature function block 84 and processing function block 83 capable of having a common function with the decoder function block 72 and feature function block 73 are housed in this audio sub unit 81.
また、オーディオアンプ８０には、オーディオサブユニット８１が収納され、このオーディオサブユニット８１には、デコーダファンクションブロック７２及びフィーチャファンクションブロック７３と共通の機能を持たせることが可能なデコーダファンクションブロック８２及びフィーチャファンクションブロック８４と、プロセッシングファンクションブロック８３とが収納される。 - 特許庁 - The error control apparatus 200 includes a mask indicator 212 for outputting mask data, a pre-decoder 210 for performing masking for the reserved bit included in the received data by using the mask data output from the mask indicator 212, and a decoder 220 for decoding the masked received data.
マスクデータを出力するマスクインジケータ２１２と、マスクインジケータ２１２が出力したマスクデータを用いて、受信データに含まれる予備ビットに対してマスキングを行うプリデコーダ２１０と、マスキングされた受信データに対してデコーディングを行うデコーダ２２０とを含む誤り制御装置２００。 - 特許庁 - To provide a turbo decoder that enhances decoding performance, while realizing downsizing, reduction in weight, low power consumption which hardly affects a processing speed by minimizing the increase in the hardware and software as required and to provide a mobile communication system provided with the turbo decoder and employing the CDMA technology.
ハードウェアやソフトウェアの増加を必要最小限に抑えて、処理速度への影響が少ない、小型・軽量化・低消費電力化を実現しつつ復号性能を向上させたターボデコーダ、及びそれを備えたＣＤＭＡ技術を用いた移動体通信システムを提供する。 - 特許庁 - This transcoder is equipped with an input-side decoder device, a quantizer which re-quantize data quantized repeatedly by the decoder device with a re-quantization factor, a VLC coder which is connected to the output side of the quantizer, and an output-side coder device equipped with an output buffer.
このトランスコーダは、入力側のデコーダ装置と再量子化ファクタによって前記デコーダ装置において複量子化したデータを再量子化するための量子化器と該量子化器の出力側に接続されたＶＬＣコーダ及び出力バッファを備える出力側のコーダ装置を備える。 - 特許庁 - In a conventional error correction encoding method, when a decoder detects an error, the decoder transmits a correction request to an encoder, and the encoder receiving the request applies in-screen encoding to the next input frame received from an image input terminal 1 to realize the error correction.
従来法では、復号器内で誤り検出された場合に、復号器側は誤り訂正要求を符号器側に対して送出し、それを受けた符号器側は画像入力端子１より入力される、次入力フレームを画面内符号化することで、誤り訂正を実現する。 - 特許庁 - The processor is provided that includes an instruction fetch unit operable to fetch instructions associated with a plurality of processor threads, a decoder responsive to the instruction fetch unit, issue logic responsive to the decoder, and a register file including a plurality of banks corresponding to the plurality of processor threads.
複数のプロセッサスレッドに関連した命令をフェッチするように動作可能な命令フェッチユニットと、命令フェッチユニットに応答するデコーダと、デコーダに応答する発行ロジックと、複数のプロセッサスレッドに対応する複数のバンクを含むレジスタファイルとを含むプロセッサが提供される。 - 特許庁 - The receiver also includes a synchronization detection / turbo equalization changeover switch 35; a CRC decoder 36; an interleaver 37a; a de-interleaver 37b; an adder 38 for a coded bit logarithmic likelihood ratio and a de-interleave output; a MAP decoder 39; a discrimination unit 40; and a bit information output section 41.
この受信機はまた、同期検波／ターボ等化切り替えスイッチ３５、ＣＲＣ復号器３６、インターリーバ３７ａ、デインターリーバ３７ｂ、符号化されたビットの対数尤度比とデインターリーバ出力の加算器３８、ＭＡＰ復号器３９、判定器４０、およびビット情報出力部４１を有している。 - 特許庁 - Also, regarding the memory cell matrix among the divided peripheral circuit and memory cell matrix, the entire connection verification is performed for a decoder, the connection verification is performed within a constituting element for a common signal line and an intrinsic signal line in the constituting elements other than the decoder, and a unit circuit is taken out and the connection verification is performed.
また、分割した周辺回路とメモリセルマトリックスのうちメモリセルマトリックスに関してデコーダは全体の接続検証を行い、デコーダ以外の構成要素において共通信号線、固有信号線は構成要素内で接続検証を行い、単位回路は取り出して接続検証を行う。 - 特許庁 - When the difference between predicted reference value signals which are generated by conducting waveform equlization from the output signals of a Viterbi decoder to partial response waveforms and input signals of the decoder corresponding to the predicted reference value signals is not less than a prescribed slice level, it is discriminated that there exists a medium defect.
ビタビ復号器の出力信号よりパーシャルレスポンス波形への波形等化を行って生成した予測基準値信号と、該予測基準値信号に対応する前記ビタビ復号器の入力信号との差分が所定のスライスレベル以上であるときに媒体欠陥であると判定する。 - 特許庁 - This television broadcasting receiver 1 comprises: an NTSC amplification circuit 31, an NTSC demodulation circuit 32 and a video decoder 33 for processing a broadcast signal of an NTSC system; and an ATSC amplification circuit 41, an ATSC demodulation circuit 42 and an MPEG decoder 43 for processing a broadcast signal of an ATSC system.
テレビ放送受信装置１は、ＮＴＳＣ方式の放送信号を処理するＮＴＳＣ増幅回路３１、ＮＴＳＣ復調回路３２、ビデオデコーダ３３と、ＡＴＳＣ方式の放送信号を処理するＡＴＳＣ増幅回路４１、ＡＴＳＣ復調回路４２、ＭＰＥＧデコーダ４３を有する。 - 特許庁 - A moving image decoder 25 and an alpha data decoder 26 supply decoded results of the compressed encoded image data and the compressed encoded alpha data to an external memory I/F 27 by one macroblock at a time, and writes the decoded results in a buffer 27A_1 (or 27A_2) and a buffer 27B_1 (or 27B_2) of the external memory.
動画デコーダ２５及びアルファデータデコーダ２６は、圧縮符号化画像データ及び圧縮符号化アルファデータの復号結果を１マクロブロック分ずつ外部メモリＩ／Ｆ２７に供給し、そのバッファ２７Ａ_１（または２７Ａ_２）およびバッファ２７Ｂ_１（または２７Ｂ_２）に書き込む。 - 特許庁 - When motion picture data are inputted to the motion picture viewer and the operation mode switching means 20 selects a motion picture mode, motion picture data inputted from a decoder switching means 12 to the operation mode switching means 20 are delivered to a motion picture decoder 14 as they are, and displayed on a display means 16.
動画データが動画ビューアに入力されたとき、動作モード切り替え手段２０が動画モードを選択した場合、デコーダ切り替え手段１２から動作モード切り替え手段２０に入力された動画のデータはそのまま動画デコーダ１４に受け渡され、表示手段１６に表示される。 - 特許庁 - A video/audio recording and playing system is connected to a computer, a display device, a microphone, a camera, a network and a speaker, and includes a video splitter, a video switch, a video converter, a video decoder, an AV compressor, an audio decoder, a processor, a memory, an AV restoration means, an audio encoder and a video encoder.
本発明に係る映像音声記録再生システムは、コンピューター、表示装置、マイク、カメラ、ネット及びスピーカーに接続し、且つビデオスプリッターと、ビデオスイッチと、ビデオコンバーターと、ビデオデコーダと、ＡＶ圧縮手段と、オーディオデコーダと、処理器と、メモリと、ＡＶ復元手段と、オーディオエンコーダと、ビデオエンコーダと、を備える。 - 特許庁 - To solve the problem that a conventional arithmetic decoder indicating an excellent performance in a QM-Coder cannot be applied to a CABAC decoder from a point using an immediately prior region-width Range and the point changing the state by a decoding processing for computing an LPS width.
ＱＭ−Ｃｏｄｅｒにおいては良好な性能を示す従来の算術復号装置は、ＬＰＳ幅の算出には、直前の領域幅Ｒａｎｇｅを使用するという点と、復号処理により状態が変化するという点より、ＣＡＢＡＣ復号装置に適用することは不可能である。 - 特許庁 - A contract key retrieved from the personal information based on a personal key in a first decoder 23, and a scramble key retrieved from the program information based on the contract key in a second decoder 22 will be supplied to a descrambler 21 and the given program for the flat-contracted channel will be descrambled.
第１復号器２３において、個別情報から個別鍵に基づいて契約鍵が取り出され、第２復号器２２において、番組情報から契約鍵に基づいてスクランブル鍵が取り出され、デスクランブラ２１に供給され、フラット契約したチャンネルの所定の番組がデスクランブルされる。 - 特許庁 - The column decoder 131C is capable of programmably changing the decoded result whereby the data shuffling can be made at a high speed by programming in the column decoder 131C so that, e.g. the decoded results in the column decoders 3C and 131C differ.
そして、列デコーダ１３１Ｃは、そのデコード結果をプログラマブルに変更することができるものとされており、これにより、例えば、列デコーダ３Ｃと１３１Ｃとにおけるデコード結果が異なるように、列デコーダ１３１Ｃのプログラムを行うことで、データのシャッフリングを、高速に行うことができるようになされている。 - 特許庁 - After decoding the first content, the main decoder decodes the second content according to the compression method determined by the sub decoder.
第一のコンテンツに続けて再生すべき第二のコンテンツの圧縮方式を、メインデコーダが第一のコンテンツを処理している間に、第二のコンテンツを復号して判定するサブデコーダとを備え、メインデコーダが、第一のコンテンツの復号後に、サブデコーダにより判定された圧縮方式に基づいて第二のコンテンツを復号する。 - 特許庁 - This apparatus has a video decoder for decoding processing of a stream signal by an MPEG system, a deblocking filter for applying deblock filtering to decoded image signal decoded by the video decoder, and a means for holding beforehand a block boundary threshold to be a condition for the deblocking filter performing deblock filtering.
ストリーム信号をMPEG方式によりデコード処理するビデオデコーダと、前記ビデオデコーダによりデコードされたデコード化画像信号に対して、デ・ブロック・フィルタリングを行うデ・ブロッキング・フィルタと、前記デ・ブロッキング・フィルタがデ・ブロック・フィルタリングを実行する条件となるブロック境界閾値を予め保持する手段を有する。 - 特許庁 - An image processing device having a video decoder for decoding video compression data in which a unit block is composed of intra-frame prediction encoding data and one or plural pieces of inter-frame prediction encoding data subsequent thereto, is provided with a still image decoder for decoding still image data subjected to irreversible compression encoding.
フレーム内予測符号化データとこれに後続する１または複数のフレーム間予測符号化データとで単位ブロックが構成される動画圧縮データを復号する動画デコーダを有する画像処理装置に、非可逆圧縮符号化された静止画データを復号する静止画デコーダを設けておく。 - 特許庁 - A scramble circuit 27 is provided between an address buffer 25, a row decoder 21 and a column decoder 23, scrambling is executed with the scramble circuit 27 to the address signal supplied from an external circuit and only one memory cell 19 is selected from the memory cell array 17 depending on the scrambled address signal.
アドレスバッファ２５と行デコーダ２１及び列デコーダ２３との間にスクランブル回路２７を設け、スクランブル回路２７によって外部から供給されるアドレス信号にスクランブル処理を施し、そのスクランブル処理されたアドレス信号に従って、メモリセルアレイ１７の中から一つのメモリセル１９を選択する。 - 特許庁 - To provide a broadband broadcast correspondent receiver capable of outputting received TS data to a DEMUX AV decoder unit so as to satisfy the limitation of an audio buffer amount and a video buffer amount in the DEMUX AV decoder unit.
この発明は、ＤＥＭＵＸ・ＡＶデコーダユニット内のオーディオバッファ量およびビデオバッファ量の制限を満たすように、受信したＴＳデータをＤＥＭＵＸ・ＡＶデコーダユニットに出力することが可能となるブロードバンド放送対応受信機を提供することを目的とする。 - 特許庁 - The decoder circuit 50 selectively sets only one output port to be active based on a control signal that is outputted from the microcomputer 40, and the output circuit 60 selectively turns on a pair of adjacent switches based on the active state of each output port of the decoder circuit 50.
デコーダ回路５０は、マイコン４０から出力される制御信号に基づいて、１つの出力ポートのみを選択的にアクティブ状態とし、出力変換回路６０は、デコーダ回路５０の各出力ポートのアクティブ状態に基づいて、隣接する一対のスイッチを選択的にオン状態とする。 - 特許庁 - An arithmetic unit comprises the signal line (1); a decoder (3) connected to the signal line (1); and an output device (2) connected to the signal line (1) for outputting a first instruction code and an NOP (No Operation) code to the decoder (3) via the signal line (1) in that order.
演算装置は、信号線（１）と、前記信号線（１）に接続されたデコーダ（３）と、前記信号線（１）に接続され、第１命令コードとＮＯＰ（Ｎｏ Ｏｐｅｒａｔｉｏｎ）コードとをこの順に前記デコーダ（３）に前記信号線（１）を介して出力する出力器（２）とを具備している。 - 特許庁
- Copyright (C) 1994- Nichigai Associates, Inc., All rights reserved.
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
