「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 64 65 66 67 68 69 70 71 72 .... 141 142 次へ＞- When motion picture data are inputted to the motion picture viewer and the operation mode switching means 20 selects a motion picture mode, motion picture data inputted from a decoder switching means 12 to the operation mode switching means 20 are delivered to a motion picture decoder 14 as they are, and displayed on a display means 16.
動画データが動画ビューアに入力されたとき、動作モード切り替え手段２０が動画モードを選択した場合、デコーダ切り替え手段１２から動作モード切り替え手段２０に入力された動画のデータはそのまま動画デコーダ１４に受け渡され、表示手段１６に表示される。 - 特許庁 - A moving image decoder 25 and an alpha data decoder 26 supply decoded results of the compressed encoded image data and the compressed encoded alpha data to an external memory I/F 27 by one macroblock at a time, and writes the decoded results in a buffer 27A_1 (or 27A_2) and a buffer 27B_1 (or 27B_2) of the external memory.
動画デコーダ２５及びアルファデータデコーダ２６は、圧縮符号化画像データ及び圧縮符号化アルファデータの復号結果を１マクロブロック分ずつ外部メモリＩ／Ｆ２７に供給し、そのバッファ２７Ａ_１（または２７Ａ_２）およびバッファ２７Ｂ_１（または２７Ｂ_２）に書き込む。 - 特許庁 - A video/audio recording and playing system is connected to a computer, a display device, a microphone, a camera, a network and a speaker, and includes a video splitter, a video switch, a video converter, a video decoder, an AV compressor, an audio decoder, a processor, a memory, an AV restoration means, an audio encoder and a video encoder.
本発明に係る映像音声記録再生システムは、コンピューター、表示装置、マイク、カメラ、ネット及びスピーカーに接続し、且つビデオスプリッターと、ビデオスイッチと、ビデオコンバーターと、ビデオデコーダと、ＡＶ圧縮手段と、オーディオデコーダと、処理器と、メモリと、ＡＶ復元手段と、オーディオエンコーダと、ビデオエンコーダと、を備える。 - 特許庁 - A scramble circuit 27 is provided between an address buffer 25, a row decoder 21 and a column decoder 23, scrambling is executed with the scramble circuit 27 to the address signal supplied from an external circuit and only one memory cell 19 is selected from the memory cell array 17 depending on the scrambled address signal.
アドレスバッファ２５と行デコーダ２１及び列デコーダ２３との間にスクランブル回路２７を設け、スクランブル回路２７によって外部から供給されるアドレス信号にスクランブル処理を施し、そのスクランブル処理されたアドレス信号に従って、メモリセルアレイ１７の中から一つのメモリセル１９を選択する。 - 特許庁 - To solve the problem that a conventional arithmetic decoder indicating an excellent performance in a QM-Coder cannot be applied to a CABAC decoder from a point using an immediately prior region-width Range and the point changing the state by a decoding processing for computing an LPS width.
ＱＭ−Ｃｏｄｅｒにおいては良好な性能を示す従来の算術復号装置は、ＬＰＳ幅の算出には、直前の領域幅Ｒａｎｇｅを使用するという点と、復号処理により状態が変化するという点より、ＣＡＢＡＣ復号装置に適用することは不可能である。 - 特許庁 - A contract key retrieved from the personal information based on a personal key in a first decoder 23, and a scramble key retrieved from the program information based on the contract key in a second decoder 22 will be supplied to a descrambler 21 and the given program for the flat-contracted channel will be descrambled.
第１復号器２３において、個別情報から個別鍵に基づいて契約鍵が取り出され、第２復号器２２において、番組情報から契約鍵に基づいてスクランブル鍵が取り出され、デスクランブラ２１に供給され、フラット契約したチャンネルの所定の番組がデスクランブルされる。 - 特許庁 - An image processing device having a video decoder for decoding video compression data in which a unit block is composed of intra-frame prediction encoding data and one or plural pieces of inter-frame prediction encoding data subsequent thereto, is provided with a still image decoder for decoding still image data subjected to irreversible compression encoding.
フレーム内予測符号化データとこれに後続する１または複数のフレーム間予測符号化データとで単位ブロックが構成される動画圧縮データを復号する動画デコーダを有する画像処理装置に、非可逆圧縮符号化された静止画データを復号する静止画デコーダを設けておく。 - 特許庁 - The column decoder 131C is capable of programmably changing the decoded result whereby the data shuffling can be made at a high speed by programming in the column decoder 131C so that, e.g. the decoded results in the column decoders 3C and 131C differ.
そして、列デコーダ１３１Ｃは、そのデコード結果をプログラマブルに変更することができるものとされており、これにより、例えば、列デコーダ３Ｃと１３１Ｃとにおけるデコード結果が異なるように、列デコーダ１３１Ｃのプログラムを行うことで、データのシャッフリングを、高速に行うことができるようになされている。 - 特許庁 - After decoding the first content, the main decoder decodes the second content according to the compression method determined by the sub decoder.
第一のコンテンツに続けて再生すべき第二のコンテンツの圧縮方式を、メインデコーダが第一のコンテンツを処理している間に、第二のコンテンツを復号して判定するサブデコーダとを備え、メインデコーダが、第一のコンテンツの復号後に、サブデコーダにより判定された圧縮方式に基づいて第二のコンテンツを復号する。 - 特許庁 - This apparatus has a video decoder for decoding processing of a stream signal by an MPEG system, a deblocking filter for applying deblock filtering to decoded image signal decoded by the video decoder, and a means for holding beforehand a block boundary threshold to be a condition for the deblocking filter performing deblock filtering.
ストリーム信号をMPEG方式によりデコード処理するビデオデコーダと、前記ビデオデコーダによりデコードされたデコード化画像信号に対して、デ・ブロック・フィルタリングを行うデ・ブロッキング・フィルタと、前記デ・ブロッキング・フィルタがデ・ブロック・フィルタリングを実行する条件となるブロック境界閾値を予め保持する手段を有する。 - 特許庁 - The decoding apparatus 1 executes one repetitive decoding by the decoding processing by the decoders 2, 3, respectively, and the hard decision section 8 executes stop decision in timing at the end of decode processing by the first decoder 2 and at the end of decode processing by the second decoder.
この復号装置１は、復号器２、３がそれぞれ復号処理を行なうことで１回の繰り返し復号を行なうものであって、停止判定部８は、第１の復号器２の復号処理終了時、第２の復号器の復号処理終了時のタイミングで停止判定を実行する。 - 特許庁 - The data stream comprises a routine for decoder for loading a directory for data block of the stream and the electronic program guide into a memory, and activating them in the decoder, a frist header data block including screen display parameters, and second data blocks each including the video and/or audio preview.
該データ・ストリームは、該ストリームのデータ・ブロックのディレクトリ、上記電子番組表をメモリ内にロードし、上記デコーダにおいて起動させるデコーダ用ルーチン、及び、スクリーン・ディスプレイ・パラメータを含む第一のヘッダ・データ・ブロックと、それぞれがビデオ及び／又はオーディオ・プレビューを含む第二のデータ・ブロックと、を含む。 - 特許庁 - For example, when voltage VPW detected in the VPW voltage detecting circuit is a threshold value or more, the VNEG control circuit 18 supplies the negative voltage VNEG1 to the X decoder 11, when the voltage VPW is less than the threshold value, the negative voltage is supplied to the X decoder 11.
例えば、ＶＮＥＧ制御回路１８は、ＶＰＷ電圧検出回路において検出された電圧ＶＰＷがしきい値以上である場合には、負電圧ＶＮＥＧ１を、電圧ＶＰＷがしきい値未満である場合には、負電圧ＶＮＥＧ２をＸデコーダ１１に供給する。 - 特許庁 - A sound source is processed according to codec (COder-DECoder) characteristics of a mobile terminal, a plurality of processed sound source files are previously created and stored, and sound quality improvement processing using parameters more suitable to individual musical pieces is performed at a request for playback.
携帯端末のコーデック(CODEC: COder-DECoder)特性に応じて音質劣化が少なくなる様に音源に加工を加え、加工した複数の音源ファイルを予め作成して蓄積しておき、再生要求時にはさらに個々の楽曲により最適なパラメータを用いて音質改善加工をする。 - 特許庁 - In reproducing animation data by a hardware decoder, when the next animation data exists, a software decoder starts the processing for acquiring the next animation data, defrosting the same, and subsequently the same in a memory, and reads the defrosted animation data stored in the memory the moment the cross fade processing starts to be utilized.
ハードウェアデコーダが動画データを再生する際に、次の動画データが存在するときには、ソフトウェアデコーダがその次の動画データを取得して解凍した後にメモリに記憶する処理を開始し、クロスフェード処理が開始されたらメモリが記憶する解凍後の動画データを読み出して利用する。 - 特許庁 - The modulation SISO decoder 63 inputs a trellis soft output signal D64 supplied from a trellis SISO decoder 62, finds a soft decision value concerning error-correction encoded data D52 inputted to a modulation-encoder 52 in a recording system and generates a modulation soft decision signal D65.
変調ＳＩＳＯ復号器６３は、トレリスＳＩＳＯ復号器６２から供給されるトレリス軟出力信号Ｄ６４を入力し、記録系における変調符号化器５２に入力された誤り訂正符号化データＤ５２に対する軟判定値を求め、変調軟判定信号Ｄ６５を生成する。 - 特許庁 - When discriminating that the error occurrence amount is less and a state of a transmission path is excellent, the control section 15 selects the first Viterbi decoder 11, and when discriminating that many error occurrence amounts take place and the state of the transmission path is worse, the control section 15 selects the second Viterbi decoder 12.
制御部１５は、誤り発生量が少なく、伝送路の状況が良好であると判断する場合には、第１のビタビデコーダ１１を選択し、誤り発生量が多く伝送路の状況が悪いと判断する場合には、第２のビタビデコーダ１２を選択する。 - 特許庁 - To provide an image coding system converter, provided with a decoder 2 decoding input image data of the same coding system and with an encoder 3, that converts an output of the decoder 2 into image data of a different coding system and outputs the converted image data, that reduces occurrence of frame dropout and deterioration in image quality accompanying block distortion.
同じ符号化方式の入力画像データを復号するデコーダ２と、該デコーダ２の出力を異なる符号化方式の画像データに変換して出力するエンコーダ３とを備えた画像符号化方式変換装置に関し、コマ落ち発生並びにブロック歪に伴う画質劣化を低減する。 - 特許庁 - The video recorder is configured such that a 1st storage reproduction device 14, a 2nd storage reproduction device 17, a buffer memory 15, an encoder 11, a decoder 16, and a microcomputer 300 are connected to a bridge 12 and a mixing device 100 and a switcher 400 freely control an input/output of the encoder 11 and the decoder 16.
ブリッジ１２に対して第1の記憶再生装置１４、第2の記憶再生措置１７、バッファメモリ１５、エンコーダ１１、デコーダ１６マイクロコンピュータ３００を接続し、ミキシング装置１００とスイッチャ−４００により、エンコーダ１１、デコーダ１６の入出力を自在に制御する構成である。 - 特許庁 - This method for synchronously reproducing audiovisual data is characterized in that, before a reproduction restart step is restarted, the internal timer of a demultiplexer, an audio decoder, and a video decoder are set to the same time and the internal timer having been set to the same time are compared with a time stamp to determine the timing of reproduction.
再生再開ステップ開始以前に、デマクサー，オーディオデコーダ及びビデオデコーダのそれぞれの内部時計の時刻を同値に設定し、この同値に設定された内部時計とタイムスタンプを比較し再生のタイミングを決定することを特徴とする音声映像データ同期再生方法である。 - 特許庁 - Since the image encoder 2 transmits the moving image data and the still image data to the image decoder 4 via the transmission network 3, while temporally synchronizing both data, a still image with high definition at an arbitrary cross section of the moving image displayed on a display section of the image decoder 4 can be displayed.
動画像データと静止画像データを、時間的に同期させながら伝送網３を介して画像エンコード装置２から画像デコード装置４に伝送するため、画像デコード装置４内の表示部に表示された動画像の任意の断面で、高精細な静止画像を表示することができる。 - 特許庁 - In accordance with whether the optical disk 1 is DVD-R/RW or DVD+R/RW, an LPP address or an ADIP address which is an address signal for showing the irradiation position on the optical disk with the laser beam, is generated by an LPP address decoder 110 or an ADIP address decoder 115.
光ディスク１がＤＶＤ−Ｒ／ＲＷであるかＤＶＤ＋Ｒ／ＲＷであるかに応じて、光ディスクのレーザの照射位置を示すアドレス信号であるＬＰＰアドレス又はＡＤＩＰアドレスがＬＰＰアドレスデコーダ１１０かＡＤＩＰアドレスデコーダ１１５によって生成される。 - 特許庁 - To provide a decoder and decoding method that uses a decoder decoding a received word that is coded repetitively for a plurality of number of times so as to decode a plurality of coded information sets and that decreases number of decoders, suppresses occurrence of an error floor and considerably decreases an error overlook probability.
複数の符号化された情報を、複数回繰り返し符号化された受信語を復号する復号器を用いて復号する復号装置又は復号方法において、復号器の数を低減し、エラーフロアの発生を抑圧し、誤り見逃し確率を大幅に減少させることを目的とする。 - 特許庁 - An error flag determination section 20 determines the state of the error flag f_e in the data earlier in terms of time than the 1 bit digital signal D_R' for reproduction to be sent from a buffer 16 to the decoder 17, i.e. in a data column D_d for determination ought to be sent to the decoder 17 after, for example, the prescribed time.
エラーフラグ判断部２０は、バッファ１６からデコーダ１７に送られる上記再生用１ビットデジタル信号Ｄ_Ｒ’よりも時間的に前のデータ、例えば所定時間後にデコーダ１７に送られるべき判断用データ列Ｄ_ｄ中のエラーフラグｆ_ｅの状態を判断する。 - 特許庁 - Further, this system is equipped with a 2nd video decoder 22 which decodes the rate-converted video reproduced while the source audio and rate-converted video are recorded and an audio decoder 23 which decodes the source audio reproduced while the source audio and rate-converted video are recorded.
このシステムはまた、前記ソース音声と前記レート変換映像を記録している間に再生されたレート変換映像をデコードする第２映像デコーダ２２と；前記ソース音声と前記レート変換映像を記録している間に再生された前記ソース音声をデコードする音声デコーダ２３を備えている。 - 特許庁 - A plurality of decoder circuits are incorporated, and a controller which compares the number of bits, capable of being recovered by a predetermined one clock with the data of the number of recovered bits output from each decoder circuit is provided and a plurality of decoding processes are eliminated from being kept waiting for other decoding processings that exceed one clock.
複数のデコーダ回路を内蔵し、予め定められた１クロックで復元可能なビット数と各々のデコーダ回路が出力する復元ビット数データとを比較するコントローラを設け、複数のデコード処理が１クロックを超える他のデコード処理にとって待たされることをなくす。 - 特許庁 - The decoder circuit 50 selectively sets only one output port to be active based on a control signal that is outputted from the microcomputer 40, and the output circuit 60 selectively turns on a pair of adjacent switches based on the active state of each output port of the decoder circuit 50.
デコーダ回路５０は、マイコン４０から出力される制御信号に基づいて、１つの出力ポートのみを選択的にアクティブ状態とし、出力変換回路６０は、デコーダ回路５０の各出力ポートのアクティブ状態に基づいて、隣接する一対のスイッチを選択的にオン状態とする。 - 特許庁 - An arithmetic unit comprises the signal line (1); a decoder (3) connected to the signal line (1); and an output device (2) connected to the signal line (1) for outputting a first instruction code and an NOP (No Operation) code to the decoder (3) via the signal line (1) in that order.
演算装置は、信号線（１）と、前記信号線（１）に接続されたデコーダ（３）と、前記信号線（１）に接続され、第１命令コードとＮＯＰ（Ｎｏ Ｏｐｅｒａｔｉｏｎ）コードとをこの順に前記デコーダ（３）に前記信号線（１）を介して出力する出力器（２）とを具備している。 - 特許庁 - This processor including an order fetch unit operating to fetch an order related to a plurality of processor threads, a decoder responding to the order fetch unit, an issue logic responding to the decoder, and a register file including a plurality of banks corresponding to the plurality of processor threads is provided.
複数のプロセッサスレッドに関連した命令をフェッチするように動作可能な命令フェッチユニットと、命令フェッチユニットに応答するデコーダと、デコーダに応答する発行ロジックと、複数のプロセッサスレッドに対応する複数のバンクを含むレジスタファイルとを含むプロセッサが提供される。 - 特許庁 - The vertical synchronizing signal given from the 1st decoder 103 to the 2nd decoder 104 has precision in the unit of pixels and the decoded 1st video signal and the decoded 2nd video signal can be synchronized in the unit of pixels in each frame (that is, in-frame synchronization).
第１復号器１０３から第２復号器１０４へと渡される垂直同期信号は画素精度を持っており、そのため、復号後の第１映像信号と復号後の第２映像信号とを、フレーム内の画素を単位として互いに同期（すなわちフレーム内同期）させることができる。 - 特許庁 - The processor 100(1) comprises a first decoder 116 for decoding instructions included in an instruction set A, a second decoder 118 for decoding instructions included in an instruction set B, a register file A 134 for the instruction set A, a register file B 135 for the instruction set B, and a shared register file 136.
プロセッサ１００（１）は、命令セットＡに含まれる命令をデコードする第１デコーダ１１６と、命令セットＢに含まれる命令をデコードする第２デコーダ１１８と、命令セットＡ用のレジスタファイルＡ１３４と、命令セットＢ用のレジスタファイルＢ１３５と、共有レジスタファイル１３６とを備える。 - 特許庁 - A synchronizing signal adjusting circuit is disposed in an input stage of the decoder to eliminate fluctuation in the synchronizing level of the endoscope due to an individual difference even if using a clamp of a sink chip and to fix the synchronizing signal level of the decoder input luminance signal to a specific value.
同期信号調整回路をデコーダの入力段に配置することにより、シンクチップによるクランプを用いても、内視鏡の個体差による同期信号レベルのばらつきをなくし、デコーダ入力輝度信号の同期信号レベルを特定の値に一定に保つことができる。 - 特許庁 - To provide an image coding and decoding method, by which part of a bit stream being an object whose copyright is to be protected is scrambled at image coding, an image decoder of a viewer having a view right can reproduce the bit stream normally and an image decoder of a viewer having no view right can recognize an overview of the bit stream.
画像符号化時に著作権を保護すべき対象のビットストリームの一部にスクランブルをかけ、視聴権利を有する視聴者の画像復号装置では正常な再生を行い、視聴権利を持たない視聴者の画像復号装置では画像のおおよその概観を認識できる。 - 特許庁 - To provide a broadband broadcast correspondent receiver capable of outputting received TS data to a DEMUX AV decoder unit so as to satisfy the limitation of an audio buffer amount and a video buffer amount in the DEMUX AV decoder unit.
この発明は、ＤＥＭＵＸ・ＡＶデコーダユニット内のオーディオバッファ量およびビデオバッファ量の制限を満たすように、受信したＴＳデータをＤＥＭＵＸ・ＡＶデコーダユニットに出力することが可能となるブロードバンド放送対応受信機を提供することを目的とする。 - 特許庁 - At least a portion of the packets are unicast from the access node for reception by a new requesting decoder in response to receiving from the new requesting decoder a request for reception designating a media stream identifier corresponding to the media stream.
それらのパケットの少なくとも一部分が、メディアストリームに対応するメディアストリーム識別子を指定する受信を求める要求を新たな要求側の復号器から受信したことに応答して、その新たな要求側の復号器による受信のために、アクセスノードからユニキャストされる。 - 特許庁 - An X address decoder 120 controlled by an X control circuit 112 selects X selection lines of a column designated by an X address, and a Y address decoder 140 controlled by a Y control circuit 116 selects Y selection lines of a row designated by a Y address.
Ｘ制御回路１１２によって制御されるＸアドレスデコーダ１２０は、Ｘアドレスにより指定される列のＸ選択線を選択し、Ｙ制御回路１１６によって制御されるＹアドレスデコーダ１４０は、Ｙアドレスにより指定される行のＹ選択線を選択する。 - 特許庁 - If, however, the set value data is "0", namely, if displaying of information for data broadcast at the time of starting new viewing is set to "OFF", the signal from the video image decoder 5 is outputted to the display portion 11, but the signal from the data broadcast decoder 7 will not be output to the display portion 11.
一方、設定値データが“０”である、つまり、視聴開始時における映像情報とデータ放送用の情報の表示が“ＯＦＦ”に設定されている場合には、映像デコーダ５からの信号を表示部１１に出力し、データ放送デコーダ７からの信号は表示部１１に出力しない。 - 特許庁 - A decoder 23-1 outputs respectively interruption signals S23-11 to S23-13 in every of interruption levels expressing a priority order, when a plurality of interruption factor signals S10 is input into the decoder 23-1 to be cleared respectively after interruption processing is finished by a CPU 60.
CPU６０により割り込み処理が終了するとそれぞれクリアされる複数の割り込み要因信号Ｓ１０が、デコーダ２３−１に入力されると、このデコーダ２３−１は、優先順位を表す割り込みレベル毎に割り込み信号Ｓ２３−１１〜Ｓ２３−１３をそれぞれ出力する。 - 特許庁 - The system further includes a control means to change the decoder device to be used, the memory and a video data output destination and, when the fault detection means detects a fault, the memory or the decoder device is changed over by the changeover means to continuously output video and sound.
さらに、使用するデコーダ装置、前記記憶装置、映像データ出力先を変更する制御手段を備え、障害検出手段が障害を検出すると、前記切り換え手段により前記記憶装置又は前記デコーダ装置を切り換えて、連続して映像音声を出力し続ける。 - 特許庁 - To provide an MPEG video decoder capable of preventing a buffer for storing a video stream from overflowing and/or under flowing in a reproduced moving picture, thereby enhancing easiness in seeing the picture.
再生される動画に生じるコマ落ちを少なくして見易さを向上させることが可能なＭＰＥＧビデオデコーダを提供する。 - 特許庁 - The decoder 305 analyzes (extends) the compressed picture data stored in the memory 304 and develops the analyzed data in a page memory 306.
デコーダ３０５は、圧縮画像用メモリ３０４にストアされた圧縮されている画像データを解析し（伸張し）、ページメモリ３０６上に展開する。 - 特許庁 - A spatial decoder unit 23 is arranged for transforming one or more audio channels s l and r into a pair of binaural output channels lb and rb.
空間デコーダユニット２３は、１以上のオーディオチャネルｓ；ｌ、ｒを、両耳出力チャネルｌｂ、ｒｂの対へと変換するように構成される。 - 特許庁 - When it is found that M+i is smaller than Mth as a result of the comparison, a new frequency component is generated and inserted into the decoder in a step 15.
比較の結果、Ｍ＋ｉがＭｔｈより小さい場合は、ステップ１５に移行し、新たな周波数成分の生成・挿入を行う。 - 特許庁 - An encoder 14 encodes the pixel information from the decoder 12 into code information of the second encoding system in accordance with the prediction mode from the estimator 13.
符号化部14は、復号部12からの画素情報を推定部13からの予測モードに従って第２の符号化方式の符号情報へ符号化する。 - 特許庁 - Also, the decoder 26 controls a switch part 24 of the 90° discrete phase unit 22 and the reflex phase shifter 25 based on the phase control signal 27.
また、デコーダ２６は、位相制御信号２７に基づいて、９０°離散位相器２２のスイッチ部２４、及び反射型移相器２５を制御する。 - 特許庁 - A mono-media decoder 5, a providing section 6, and a microcomputer 10 select one from among a plurality of the contents in response to a user operation and provide the selected contents.
モノメディアデコーダ５、提示部６およびマイクロコンピュータ１０は、ユーザ操作に応じて複数のコンテンツのうちの一つを選択して提示する。 - 特許庁 - The higher order bits of an address signal are decoded by a decoder 11 and a selection signal SEL0, etc., of a function module such as a ROM 2A is outputted.
アドレス信号の上位ビットはデコーダ１１で解読され、ＲＯＭ２Ａ等の機能モジュールの選択信号ＳＥＬ０等が出力される。 - 特許庁 - The input/output decoder 130 receives the input from a microprocessor address bus.
上記マイクロプロセッサ・システムは、プログラムの制御の下で、出力ストリームを発生するために、入力ストリーム上で交換機能およびプロトコル変換機能を行う。 - 特許庁 - The decoded result of the LDPC decoder 34 is fed back again to the MIMO-MLSE equalizer 32, which removes ISI and IAI.
再びＬＤＰＣ復号器３４の復号結果をＭＩＭＯ−ＭＬＳＥ等化器３２にフィードバックしてＩＳＩ及びＩＡＩの除去を行う。 - 特許庁 - SIGNATURE DEVICE AND METHOD, VERIFICATION DEVICE, DECODER, PLAIN-TEXT REPRODUCING DEVICE, INFORMATION OFFERING DEVICE, SIGNATURE SYSTEM, COMMUNICATION SYSTEM, KEY GENERATING DEVICE
署名装置、検証装置、復号装置、平文復元装置、情報提供装置、署名システム、通信システム、鍵生成装置及び署名方法 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
