「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 69 70 71 72 73 74 75 76 77 .... 141 142 次へ＞- Then a flip-flop FF2 retrieves the request from the command decoder at the clock timing from the clock phase adjusting unit 130 to supply it to a memory cell array 200.
そして、フリップフロップFF_2は、クロック位相調整部130からのクロックタイミングでコマンドデコーダからの要求を取り込んでメモリセルアレイ200に供給する。 - 特許庁 - Responding to this shift signals, the shift operation releasing the defective memory cell is performed in a row decoder 5 and a match line amplifier 3.
このシフト制御信号に応答して、ロウデコーダ５およびマッチ線アンプ３において不良メモリセル行を救済するシフト動作が実行される。 - 特許庁 - DIGITAL IMAGE CODING METHOD AND DIGITAL IMAGE ENCODING DEVICE, DIGITAL IMAGE DECODING METHOD AND DIGITAL IMAGE DECODER, AND DATA STORAGE MEDIUM
デジタル画像符号化方法及びデジタル画像符号化装置，デジタル画像復号化方法及びデジタル画像復号化装置，並びにデータ記憶媒体 - 特許庁 - The row decoder is operated, a word line decoded by an address latched in the timing T1 is selected, and at the timing T4, the Y switch is selected.
ロウデコーダは動作し、タイミングＴ１でラッチしたアドレスにてデコードされたワード線が選択され、タイミングＴ４では、Ｙスイッチが選択される。 - 特許庁 - An optical pickup 4 reads compressed data in an LP2 mode stored in an MD 3, and an encoder/decoder/signal processing circuit 6 decodes the read compressed data.
ＭＤ３に格納されているＬＰ２モードの圧縮データを光ピックアップ４で読み取り、エンコーダ／デコーダ／信号処理回路６でデコードする。 - 特許庁 - A player 23 outputs MIDI data in a musical piece data file F to a MIDI sound source 24 and Audio data to an audio decoder 25.
プレイヤー２３は楽曲データファイルＦ内のＭＩＤＩデータをＭＩＤＩ音源２４へ、Ａｕｄｉｏデータをオーディオデコーダ２５へ出力する。 - 特許庁 - The decoder circuit 106 selects a register block 102 by delivering the Update data of the SCN register as a decode output signal S7.
デコーダ回路１０６は，ＳＣＮレジスタのＵｐｄａｔｅデータをデコード出力信号Ｓ７として出力しレジスタブロック１０２を選択する。 - 特許庁 - A microcomputer finds an error rate from the output of a decoder for decoding a digital broadcasting signal as occasion demands, and controls the presence/absence of the amplification of an antenna amplifier.
マイコンが、デジタル放送信号の復号を行うデコーダの出力から随時エラーレートを求め、アンテナアンプの増幅の有り無しを制御する。 - 特許庁 - To provide a digital channel multiplexer provided with a tandem path-through function that can conduct synchronization reset between a voice encoder and a voice decoder.
タンデムパススルー機能を備えたディジタル回線多重化装置において、音声符号器と音声復号器との間の同期リセットを可能にする。 - 特許庁 - A multiple-input receiver for processing one or more communication signals includes a first demodulator, a second demodulator, a decoder, and decision logic.
１又は複数の通信信号を処理するための複数入力受信機は、第１及び第２の復調器、復号器、及び決定ロジックを含む。 - 特許庁 - To provide an audio reproducing device compatible with data broadcast and its method that can repeatedly reproduce data that are transferred in an audio decoder.
オーディオデコーダ内にある転送済みのデータを繰り返し再生することができるデータ放送対応オーディオ再生装置及び方法を提供する。 - 特許庁 - To provide a technology and a tool for encoding and decoding (e.g., in a video encoder/decoder) binary information (e.g., skipped macroblock information).
バイナリ情報（たとえば、スキップマクロブロック情報）を（たとえば、ビデオエンコーダ／デコーダ内で）符号化し、かつ復号するための技法およびツールを提供する。 - 特許庁 - A voice recognition text conversion circuit 13 converts the audio data decoded by an MPEG audio decoder 8 into text data through voice recognition.
音声認識テキスト変換回路１３は、ＭＰＥＧオーディオデコーダ８で復号化されたオーディオデータを音声認識によりテキストデータに変換する。 - 特許庁 - Decoder cards 3 respectively corresponding to BS digital broadcasting, CS digital broadcasting and ground wave digital broadcasting can freely be connected to a reception box 1.
受信ボックス１は、ＢＳデジタル放送、ＣＳデジタル放送、地上波デジタル放送のそれぞれに対応したデコーダカード３が接続自在とされている。 - 特許庁 - METHOD AND APPARATUS OF DECODING AND DISPLAYING MPEG PICTURE IN FAST FORWARD MODE, VIDEO DRIVER CIRCUIT INCORPORATING SUCH APPARATUS AND DECODER BOX
早送りモードのＭＰＥＧピクチャを復号し、表示する方法および装置、そのような装置が組み込まれたビデオドライバ回路およびデコーダボックス - 特許庁 - The memory control section 20 selects code data to be corrected stored in a memory 14 and recovers the selected code data in the LUT of a decoder 16.
メモリ制御部２０はメモリ１４に保存された補正すべきコードデータを選択し、選択されたコードデータをデコーダ１６のＬＵＴで復元する。 - 特許庁 - A coding part 14 generates a code corresponding to a correction pattern of a trellis decoder 2 in a prescribed period and supplies it to an erasure flag detecting part 15.
コード化部１４は、所定期間内のトレリスデコーダ２の訂正パターンに応じたコードを発生し、イレージャフラグ検出部１５に供給する。 - 特許庁 - The filter switch 14 supplies decoded image data from a decoder 11 to the selected one filter to reduce the blockiness.
フィルタスイッチ１４は、選択した１個のフィルタに対して、デコーダ１１からの復号化された画像データを供給してブロック歪みを低減させる。 - 特許庁 - An error correction decoder according to an embodiment repeatedly decodes data which has been encoded using nonregular LDPC code.
実施形態に係る誤り訂正復号器は、非正則ＬＤＰＣ符号を利用して符号化されたデータに対して繰り返し復号を実施する。 - 特許庁 - An arithmetic unit 18 subtracts an output of the decoder 17 from the output of the unit 12, and supplies a predicted difference to a buffer 14.
演算器１８は、演算部１２の出力から圧縮復号部１７の出力を減算し、予測差分をバッファ１４に供給する。 - 特許庁 - When the decoding process fails to converge, the decoder output is passed to the second detector for a subsequent detection and decoding process at the second time.
復号処理が収束しない場合、復号器出力が、後続の２回目の検出／復号処理のために第２の検出器に渡される。 - 特許庁 - A receiver side uses a communication path decoder 2 to decode the received INF and outputs a decoded INF and a decoded CHK.
受信側では、通信路復号器２により受信ＩＮＦを復号し、復号ＩＮＦを出力するとともに、復号ＣＨＫも出力する。 - 特許庁 - To provide an MPEG down decoder which eliminates phase deviation of a pixel of dynamic picture date, without losing of interlace properties that a jumping scanning picture has.
飛び越し走査画像が有するインタレース性を損なうことなく動画像データの画素の位相ずれをなくすＭＰＥＧダウンデコーダを提供する。 - 特許庁 - The context data packets are recorded until the decoder (32) detects the end data packet associated with the selected program and stops the recorder (34).
コンテンツデータパケットは、復号化器（３２）が被選択プログラムに関連する終了データパケットを検出し、記録器（３４）を停止させるまで、記録される。 - 特許庁 - The detector/demodulator 9 receives the RF signal from the DIV 8, demodulates the signal, acquires a transport stream, and gives it to a TS decoder 10.
検波・復調部９は、ＤＩＶ８からＲＦ信号を受け取って、復調してトランスポートストリームを取得して、ＴＳデコーダ１０に渡す。 - 特許庁 - A mask distinction mark decoder 133 is connected with the detector 131 to decode data of the mark 14 read by the detector 131.
マスク識別マークデコーダ１３３は、同検出器１３１と接続されており、同検出器１３１で読み取られたマーク１４のデータをデコードする。 - 特許庁 - ANIMATION ENCODER, ANIMATION DECODER, ANIMATION ENCODING METHOD, ANIMATION DECODING METHOD, ANIMATION ENCODING PROGRAM, AND ANIMATION DECODING PROGRAM
動画像符号化装置、動画像復号化装置、動画像符号化方法、動画像復号化方法、動画像符号化プログラム及び動画像復号化プログラム - 特許庁 - A first decoder acquires a middle position of a decoded clip during reproduction at present and discriminates a positional relation between a reproduced position and the middle position.
第１のデコーダでデコードする現在再生中のクリップの中央位置を取得し、再生位置と中央位置との位置関係を判断する。 - 特許庁 - A decoder decodes the audio signal, the tone component, the noise component and the differential component are decompressed and added to each other, thereby decompressing the source audio signal.
デコーダは、これを復号化してトーン成分、ノイズ成分及び差分成分を復元し、互いに加算することで原音声信号を復元する。 - 特許庁 - Additional through holes 6 between two metallized surfaces are made in a zone of the decoder region 2 adjacent to the bit line twist region 8.
このビットラインツイスト領域８に接するデコーダ領域２のゾーン内に、２つの金属化平面間の付加的なスルーホール６が設けられている。 - 特許庁 - A lead-in reading part 19 reads a management data area of a lead-in area 3 on an optical disk 1 from a decoded output of a CIRC decoder 15.
リードイン読み取り部１９は、ＣＩＲＣデコーダ１５のデコード出力から、光ディスク１のリードインエリア３の管理データ領域を読み出す。 - 特許庁 - MOVING IMAGE ENCODER, MOVING IMAGE ENCODING METHOD, MOVING IMAGE ENCODING PROGRAM, MOVING IMAGE DECODER, MOVING IMAGE DECODING METHOD, AND MOVING IMAGE DECODING PROGRAM
動画像符号化装置、動画像符号化方法、動画像符号化プログラム、動画像復号装置、動画像復号方法、及び動画像復号プログラム - 特許庁 - When all the modulus sets are larger than the non-redundant dynamic range, the decoder 23d outputs a retransmission request signal to a base station.
若し、全ての法の組が非冗長ダイナミックレンジ以上であれば、デコーダ２３ｄが再送要求信号を基地局に対して出力する。 - 特許庁 - This semiconductor integrated circuit comprises a switching means for selectively switching whether a chip select signal is outputted or not from an address decoder 10 to a circuit part 11.
アドレスデコーダ１０から回路部１１にチップセレクト信号を出力するか否かを選択切換する切換手段を備える構成とした。 - 特許庁 - This method is realized by providing an image signal decoder 121 that decodes a coding stream and outputs information (picture type) relating to a coding function in the past coding processing applied to the coding stream, and provided with an image signal coder 122 that encodes video data decoded by the image signal decoder 121 on the basis of the information relating to the coding function sent from the image signal decoder 121.
符号化ストリームを復号化すると共に、符号化ストリームに対して施された過去の符号化処理における符号化機能に関する情報（ピクチャタイプ）を出力する画像信号復号化装置１２１と、当該画像信号復号化装置１２１から伝送された符号化機能に関する情報に基づいて、画像信号復号化装置１２１にて復号化されたビデオデータを符号化する画像信号符号化装置１２２とを備える。 - 特許庁 - The decoder input selecting means 5 is so switched that the data read by the second drive is inputted to the first decoder 6 when reproducing the first standard recording medium by the second drive and the encoder input selecting means 15 is so switched that the reproducing data obtained by the first decoder 6 is inputted to the encoder 16 when recording the reproducing data of the first standard recording medium reproduced from the first drive.
第２ドライブにより第１規格記録媒体を再生する際に第２ドライブによる読み取りデータが第１デコーダ６に入力されるべくデコーダ入力選択手段５を切り替えると共に、第２ドライブにより再生する第１規格記録媒体の再生データを第１ドライブにより記録する際に第１デコーダ６により得られる再生データがエンコーダ１６に入力されるべくエンコーダ入力選択手段１５を切り替えるようにしている。 - 特許庁 - The decoder confirms the reception of a signal from the encoder denoting the encoded data are forcibly intra-encoded data when detecting an error during decode operations, conceales the errors by referencing a preceding image when the decoder receives the signal and conceales the errors on the basis of a decoded DC value when the decoder does not receive the signal.
本発明の復号化装置は、復号動作中にエラーの検出があったとき、符号化装置から当該符号化データが強制的にイントラ符号化されたデータであることを通知する信号が入力されていないか確認し、当該信号が入力されている場合には、前画像を参照したエラーの隠蔽処理を実行させ、当該信号が入力されていない場合には、復号されたＤＣ値に基づくエラーの隠蔽処理を実行させる。 - 特許庁 - The synchronous semiconductor memory device includes a column play decoder play-decoding a column address signal, a column main decoder which drives selectively a column selection line in accordance with the play-decoded column address signal and coupled to the column selection line, and a controller controlling the column play-decoder synchronously with the reference clock signal and controlling all of enable timing and disable timing of the column selection line.
同期形半導体メモリ装置において、カラムアドレス信号をプレーディコーディングするカラムプレーディコーダと、前記プレーディコーディングされたカラムアドレス信号に応じてカラム選択ラインを選択的に駆動させるためのカラム選択ラインＣＳＬと連結されたカラムメーンーディコーダと、前記基準クロック信号に同期して前記カラムプレーディコーダを制御して前記カラム選択ラインの活性化及び非活性化タイミング全てを制御するための制御器とを含むことを特徴とする。 - 特許庁 - To provide a downsized soft decision decoder of low power consumption, which can easily calculate a bit likelihood of a polyphase modulated signal and improve the bit error rate characteristics.
多相位相変調信号のビット尤度算出を容易にし、軟判定復号装置を小型化低消費電力化し、ビット誤り率特性を改善する。 - 特許庁 - An address output command circuit 7 makes a signal SR to be 'H' at the time of finish of input of a row address (NCK=4), an address buffer 4 outputs a row address to a row decoder 8.
アドレス出力指令回路７はロウアドレスの入力完了時（ＮCK＝４）に信号ＳR をＨとし、アドレスバッファ４はロウデコーダ８にロウアドレスを出力する。 - 特許庁 - To provide a moving picture coder and a moving picture decoder using an optimum error resistance according to the communication environment, especially, the transmitting/receiving position.
通信環境、特に送受信位置に応じて最適な誤り耐性を用いる動画像符号化装置および動画像復号装置を提供する。 - 特許庁 - A receiving section 8 receives the control signal, the selection code and the disengaged channel, and the control signal is sent from a decoder 10 to a controlled section 11 to be controlled.
受信部８により、制御信号と選択コード及び、空きチャンネルを受信し、デコーダ１０から制御信号を被制御部１１に送り制御する。 - 特許庁 - The row decoder 13 performs opening/closing of a word line WL selecting a row of the memory cell 12, on the basis of the monitoring result for the write state of the dummy cell 16.
ロウデコーダ１３は、ダミーセル１６の書き込み状況の監視結果に基づいて、メモリセル１６のロウ選択を行うワード線ＷＬの開閉を行う。 - 特許庁 - To provide a multilevel differential amplifier capable of reducing a decoder area to enable high-precision output with lower power, and to provide a digital-to-analog converter and a display device.
デコーダ面積を削減し、低電力で高精度出力を可能とする多値出力型の差動増幅器及びデジタルアナログ変換器並びに表示装置。 - 特許庁 - A control part 31 sets a DRC mode to a decoder 10 on the basis of a DRC mode change instruction input via a user interface 32.
制御部３１は、ユーザインターフェイス３２を介して入力されたＤＲＣモード変更指示に基づいて、デコード装置１０にＤＲＣモードを設定する。 - 特許庁 - An address decoder 8 for decoding an address signal from an address signal D flip-flop 6 is arranged and supplied to an AND gate 10 comprising a memory means 9.
アドレス信号Ｄフリップフロップ６からのアドレス信号をデコードするアドレスデコーダ８が設けられ、メモリ手段９を構成するアンドゲート１０に供給される。 - 特許庁 - The decoder 1 develops the second stream to a second memory area 11 via a size converter 3 to decode the second image data and the like.
また、ＭＰＥＧデコーダ１は、サイズ変換器３を介して、第２のＭＰＥＧストリームを第２のメモリ領域１１に展開し、第２の画像データ等をデコードする。 - 特許庁 - Gain data which determines the resistance values of the electronic volumes 23a, 24a based on the decoded result of a decoder 43 is set in first memories 31a, 32a.
第１メモリ３１ａ，３２ａには、デコーダ４３のデコード結果に基づいて、電子ボリウム２３ａ，２４ａの抵抗値を決めるゲインデータが設定される。 - 特許庁 - A column address signal CAj is serially input to a column address decoder 11 in synchronization with an outer clock CLK from a higher-order bit to a lower-order bit in sequence.
カラムアドレス信号ＣＡｊは、外部クロックＣＬＫに同期して、上位ビットから下位ビットへ順にカラムアドレスデコーダ１１にシリアル入力される。 - 特許庁 - The decoder 101 is provided with 0 bit to (2m-1) bits b_0 to b2_m-1, additional bits b_2m, signal generation parts g_0 to g_m and partial product generating parts G_0 to G_m.
デコーダ１０１は、第０ビット乃至第（２ｍ−１）ビットｂ_0〜ｂ_2m-1、付加ビットｂ_2m、信号生成部ｇ_0〜ｇ_m及び部分積生成部Ｇ_0〜Ｇ_mを有する。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
