「decoder」を含む例文一覧(7054)
＜前へ 1 2 .... 72 73 74 75 76 77 78 79 80 .... 141 142 次へ＞- To provide a multistage decoder for decoding a block of symbols received via a noisy channel to a codeword comprising an error correction code.
雑音を有するチャネルを介して受信されたシンボルから成るブロックを誤り訂正符号から成る符号語に復号するための多段復号器を提供する。 - 特許庁 - The system also includes a receiver with a decoder that utilizes the parity blocks for performing a packet validation procedure to identify corrupted packets from among the transmission packets.
また、パケット検証処理を実行するためにパリティブロックを用いて、送信パケットの中から破損パケットを識別するデコーダを具備する受信機を備える。 - 特許庁 - A recording and reproducing apparatus has an encoder/decoder as CODEC, a writing/reading control part reading writing data for a HDD, a drive reading and writing for a DVD.
記録再生装置は、CODECとしてのエンコーダ／デコーダと、ＨＤＤにデータを読み書きする読み書き制御部と、ＤＶＤにデータを読み書きするドライブを有している。 - 特許庁 - Thereafter, in a viterbi decoding circuit for which an additional circuit is added to a viterbi decoder corresponding to the single encoding rate same as the one on a modulation side, the viterbi decoding is performed.
しかる後に、変調側と同じ単一の符号化率に対応するビタビ復号器に追加回路を加えたビタビ復号回路にてビタビ復号を行う。 - 特許庁 - An external memory 17 is externally attached to an audio decoder 11 consisting of an LSI, and all programs used in the processor 13 are stored in the external memory 17.
外部メモリ１７は、ＬＳＩによるオーディオデコーダ１１に外付けされたメモリであり、プロセッサ１３において使用される全プログラムが記憶される。 - 特許庁 - Further, the operational amplifier A105-2 receives two select voltages VA and VB output by a decoder D103-2, and outputs a generated driving voltage to an output node N100-2.
また、オペアンプA105-2は、デコーダD103-2によって出力された２つの選択電圧ＶＡ，ＶＢを受け、生成した駆動電圧を出力ノードN100-2に出力する。 - 特許庁 - A single decoder is sorted so that necessary operations can be dynamically executed based on data streams fluctuating at different throughput rates.
本発明の単一の復号化器は、異なるスループットレートで変動するデータストリームに基づいて必要とされる操作をダイナミックに実行するよう区分けされる。 - 特許庁 - The decoder 211 selects an output from among 64 pieces of outputs (Q0 to Q63) in response to an inputting decode signal Dec(5:0).
デコーダ２１１は、入力する６ビットのデコード信号Ｄｅｃ（５：０）に対応して、６４個の出力（Ｑ０〜Ｑ６３）の中から一つの出力を選択する。 - 特許庁 - The controller 100A extracts AV data of the respective content data from the multiplexed content data, and outputs the selected AV data from the MPEG decoder 50A.
コントローラ１００Ａは、多重化コンテンツデータから各コンテンツデータのＡＶデータを抽出させ、ＭＰＥＧデコーダ５０Ａから選択されたＡＶデータを出力させる。 - 特許庁 - When the CPU performs access to the first - fourth work buffers 141-144, an address decoder operates address conversion based on a value R151 of the work register 151.
ＣＰＵが第１乃至第４ワークバッファ１４１〜１４４へアクセスする場合、アドレスデコーダがワークレジスタ１５１の値Ｒ１５１に基づいてアドレス変換を行う。 - 特許庁 - To operate normally a vector scope, even when the phase to a burst signal of a sub-carrier wave signal inputted into a decoder does not completely coincide.
デコーダに入力される副搬送波信号のバースト信号に対する位相が、完全に一致していない場合であっても、ベクトルスコープを正常に機能させる。 - 特許庁 - To easily understandably indicate that newly specified ATRAC3 system data are being reproduced by an ATRAC decoder not for the ATRAC3 system during silent reproduction.
無音再生された場合に、新たに規格化されたＡＴＲＡＣ３方式のデータを、未対応のＡＴＲＡＣデコーダで再生していることを分かり易く示す。 - 特許庁 - To provide an encoder and a decoder of a broad band audio signal, capable of encoding a broad band audio signal, while maintaining a low transmission rate.
低伝送率を維持しつつ広帯域のオーディオ信号を符号化することができる広帯域オーディオ信号の符号化装置および復号化装置を提供する。 - 特許庁 - A ground line to which a grounding voltage GND to be used in a sub-column decoder 125a is supplied, is formed on a metal wiring layer 204 of a second layer (2M).
第２層（２Ｍ）の金属配線層２０４にサブコラムデコーダ１２５ａで用いる接地電圧ＧＮＤが供給される接地線が形成される。 - 特許庁 - At the time of fault of the transmission server in the current system, the decoder changes a referring IP address of a material supply source and transmits the material to the material registration server.
現用系の送出サーバの障害時にはデコーダは素材供給元の参照ＩＰアドレスを素材登録サーバに変更して送出を可能とする。 - 特許庁 - Further, a result obtained by weighting the likelihood of the reception signal, according to the signal level or interference signal quantity, is inputted to a Viterbi decoder, as a metric.
さらに、受信信号の尤度に対して、信号レベルや妨害信号量に応じた重み付けを行ったものをメトリックとして、ビタビ複号器に入力する - 特許庁 - On a selected decoding path, series-connected decoding transistors are all turned on to transmit a corresponding gradation voltage to an output node of the decoder circuit.
選択されたデコード経路では、直列接続されたデコードトランジスタが全てオンされて、対応の階調電圧がデコーダ回路の出力ノードへ伝達される。 - 特許庁 - Source codes constituting the firmware are read out in order to an instruction decoder 103 according to the count value specified by a program counter 101 and decoded.
このファームウェアをなすソースコードは、プログラムカウンタ１０１で指定されるカウント値に従って命令デコーダ１０３に順次読み出されて解読される。 - 特許庁 - A wireless communication system includes: an encoding modulator 1; a wireless transmitter 2; a wireless receiver 3; a Viterbi decoder 4; and a parallel/serial converter 5.
無線通信システムは、符号化変調器１と、無線送信装置２と、無線受信装置３と、ビタビ復号装置４と、パラレル・シリアル変換器５とを備えている。 - 特許庁 - A packet analysis section 29 analyzes the private packet, a control circuit decoder 31 decodes character information, and an auxiliary image storage section 37 stores auxiliary image information.
プライベートパケットは、パケット解析部２９で解析され、文字情報は文字デコーダ３１でデコードされ、補助画像情報は、補助画像記憶部３７に記憶される。 - 特許庁 - To provide a decoder for shortening channel switching time, an encoder, an encoding/decoding system, a descrambler, a scrambler, and a method of them.
チャンネル切り替え時間を短縮することができる復号化装置、符号化装置、符号化復号化システム、デスクランブラ、スクランブラ、及びそれらの方法を提供すること。 - 特許庁 - An instruction decoder 3 decodes a watch dog timer initialization instruction to be cyclically executed, and generates an instruction pulse for initializing the number of counts of a counter 1.
命令デコーダ３が、定期的に実行されるウォッチドッグタイマ初期化命令をデコードし、カウンタ１のカウント数を初期化する命令パルスを生成する。 - 特許庁 - To provide an MPEG code feeder suited to the use of simultaneously reproducing a plurality of moving picture streams, using an MPEG video decoder in time sharing.
ＭＰＥＧビデオデコーダを時分割使用して複数の動画像ストリームを同時再生する用途に適したＭＰＥＧ符号供給装置を提供する。 - 特許庁 - The image of the object 3 which is illuminated by the light source 30 is picked up by an image sensor 32, and a decoder 33 decodes QR codes from the image, that is, the result of the image pickup.
光源３０が照明した被写体３をイメージセンサ３２で撮像し、撮像結果たる画像からデコーダ３３がＱＲコードをデコードする。 - 特許庁 - When the decoder 25 cannot decode the code symbol, a direction determination means 33 determines the direction where image resolution of the detected image area becomes high.
デコーダ２５がコードシンボルを解読できないとき、方向判定手段３３は、検出された画像領域の画像解像度が高くなる方向を判定する。 - 特許庁 - A speech recognition device includes a recording part, a WFST synthesis part, a feature quantity extraction part, a WFST-type log-linear decoder, and an output symbol extraction part.
本発明の音声認識装置は、記録部、ＷＦＳＴ合成部、特徴量抽出部、ＷＦＳＴ型ログリニアデコーダ、出力シンボル抽出部を備える。 - 特許庁 - To easily and inexpensively accomplish an IP video distribution system for distributing IP video streams of 1 channel or more to a decoder device that is a distribution destination.
１ｃｈ以上のＩＰ映像ストリームを配信先であるデコーダ装置に配信するＩＰ映像配信システムを簡単かつ低コストで実現させる。 - 特許庁 - To flexibly create an audio channel, and especially to make it possible to be adapted for an encoder structure utilized in order that a decoder function forms a data stream.
オーディオチャネルの柔軟な生成を可能とし、とりわけデコーダ機能がデータストリームを生成するために利用されるエンコーダ構造に適応することを可能にする。 - 特許庁 - A processor 4 comprises an instruction decoder 32 which responds to a preload instruction PLD[r_0] which triggers a preload operation such as a page table walk and a cache line fetch.
プロセッサ４は、ページテーブルウォークおよびキャッシュラインフェッチ等の、プレロード操作をトリガするプレロード命令ＰＬＤ〔ｒ_０〕に応答する、命令デコーダ３２を備える。 - 特許庁 - For avoiding additional memory accesses caused by moving data already contained in the memory into a decoder address range, the apparatus has an address translator.
デコーダアドレス範囲の中でメモリにすでに含まれているデータを動かすことによって生じる追加的なメモリアクセスを避けるため、装置はアドレス変換器を持っている。 - 特許庁 - Also, during write, only an ATIP decoder 8, a CD encoder 10, a CD-ROM encoder 11 and the common functional block function and the other circuits are not operated.
また、ライト時には、ＡＴＩＰデコーダ８、ＣＤエンコーダ１０、ＣＤ−ＲＯＭエンコーダ１１と共通機能ブロックのみが働き、他の回路は必要ない。 - 特許庁 - When a code signal is supplied as serial data from the side of a main body 10, a decoder 26 decodes the code signal to control the operation of each switch circuit 20.
本体１０側からシリアルデータとしてコード信号が供給されると、デコーダ２６がそのコード信号をデコードして各スイッチ回路２０の動作を制御する。 - 特許庁 - A decoder 111 performs 8B10B code conversion of 1.25 Gbps Ethernet (R) signal, decoding the Ethernet (R) signal to a 1 Gbps Ethernet signal and extracts auto-negotiation data of a link partner.
1.25Gbpsのイーサネット（登録商標）信号を復号器111にて8B10B符号変換し、1Gbpsのイーサネット信号へ復号し、リンクパートナのオートネゴシエーションデータを抽出する。 - 特許庁 - In this decoder, many data reduction technologies are used such as a preperser 112, a down sampler 126 and reduced bytes of data representing a pixel value, etc. are used.
このデコーダでは、プリパーザ１１２、ダウンサンプラ１２６、および画素値を表す低減バイトのデータの使用など、多くのデータ低減技術が用いられる。 - 特許庁 - A decoder 21 on/off-controls the switches S0 to S4, SP1, SP2, SN1 and SN2 respectively by inputted digital signals D0 to D2.
デコーダ２１は、入力デジタル信号Ｄ０〜Ｄ２により、スイッチＳ０〜Ｓ４、ＳＰ１、ＳＰ２、ＳＮ１、ＳＮ２をそれぞれ開閉制御（オンオフ制御）するようになっている。 - 特許庁 - A demultiplexer 17 multiplexes the transferred redundant data 14 into one set of redundant data 14, and a decoder 18 decodes the redundant data 14 into the original data 13.
転送後の冗長データ１４はデマルチプレクサ１７により１つの冗長データ１４にまとめられ、デコーダ１８により原データ１３に復号化される。 - 特許庁 - To provide an image decoder in which image processing efficiency is enhanced while removing block noise.
画像を処理する場合に処理効率の向上を図ると共に、ブロックノイズ除去を同時に実現することができる画像復号化装置を提供すること。 - 特許庁 - When being selected by a higher-order decoder 120, the higher-order current cells C1 to C63 output drain currents of all the constant current transistors.
上位電流セルＣ１〜Ｃ６３は、上位デコーダ１２０によって選択されたときに、すべての定電流トランジスタのドレイン電流を出力する。 - 特許庁 - To reduce the vertical size by decreasing the number of gradation voltage signal lines and transistors to be numerously arranged in the vertical direction in proportion to the number of gradations in a decoder part.
デコーダ部で階調数に比例して縦方向に多数配置される階調電圧信号線とトランジスタとを低減させ、縦方向サイズを縮小させる。 - 特許庁 - A subtractor subtracts the output of the coordinate generating unit and the output of the interval decoder, and a multiplier multiplies the output of the subtractor by the output of the interval gain adjusting unit.
減算器は座標発生部出力と区間デコーダ出力とを減算し、掛け算器は減算器出力と区間利得調整部出力とをかける。 - 特許庁 - To provide an information processor which controls to change a plurality of operational modes with different rates of power consumption depending on whether an encoder and a decoder are operating.
例えばエンコーダおよびデコーダの動作有無に応じて、消費電力の異なる複数の動作モードを切り換え制御する情報処理装置を提供する。 - 特許庁 - This disclosure provides an improved way of correcting divergence of a reference block in a decoder while minimizing the overhead required to update the reference block.
本開示は、基準ブロックの更新に必要とされる負荷を最小化しながら、デコーダでの基準ブロックの乖離を訂正するより向上した方法を提供する。 - 特許庁 - Moreover, a decoder 2 adds the same signal column of "0" to a data part equal to a puncture length from the starting position of a receiving block, and performs depuncture.
また、復号器２は、受信ブロックの開始位置からにパンクチャ長に等しいデータ部分に、“０”の同一の信号列を付加してデパンクチャを行う。 - 特許庁 - To provide a moving picture decoder and a picture border judgement method capable of suppressing an increase in the number of pictures due to intrusion of errors.
誤りの混入によるピクチャ枚数の増加を抑制することが出来る動画像復号装置及びピクチャ境界判定方法を提供すること。 - 特許庁 - The lower-order current cell C0 outputs a drain current of 0, 1 or 2-sets of the constant current transistors in response to a selection signal from a lower-order decoder.
下位電流セルＣ０は、下位デコーダからの選択信号に応じて、０個、１個または２個の定電流トランジスタのドレイン電流を出力する。 - 特許庁 - The inter-frame coding section 103 transmits the difference information to the image decoder 104 via a transmission line 107 as an encoded image signal.
フレーム間符号化部１０３は、この差分情報を符号化画像信号として伝送路１０７を介して画像復号化装置１０４に伝送する。 - 特許庁 - The compression data read out of the semiconductor memory chips 23-1 to 23-256 are returned to the original order of transfer, have their errors corrected by a decoder, and are output.
半導体メモリチップ２３−１〜２３−２５６から読み出された圧縮データは、元の転送順序に戻され、デコーダで誤り訂正され、出力される。 - 特許庁 - A receiver converts the data into each file by a communication control device 9, and the radar video is decoded by a decoder 10 and is written into a frame memory 11 successively.
受け側は、通信制御装置９でそれぞれ別ファイル化し、レーダビデオはＪＰＥＧ復元装置10で復元しフレームメモリ11へ逐次書き込まれる。 - 特許庁 - When decoding is completed with the resolution after the switching, an MPEG decoder 3 outputs a decode completion signal to the muting processing means 7 and releases muting.
ＭＰＥＧデコーダ３は切換わり後の解像度でデコードが完了した時点でデコード完了信号をミュート処理手段７に出力し、ミュートを解除する。 - 特許庁 - Reproduced data is C1-corrected by a C1 decoder, supplied to an extracting circuit 213 through a terminal 212b, and the block ID and the track ID are extracted.
再生データは、Ｃ１デコーダでＣ１訂正され、端子２１２ｂを介して抽出回路２１３に供給され、ブロックＩＤとトラックＩＤが抽出される。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
