「diode array」を含む例文一覧(353)
＜前へ 1 2 3 4 5 6 7 8 次へ＞- An electrophoretic system 1 for detecting the fluorescence of a sample labelled by fluorescent coloring matter from a gel 6 includes a substrate 8 which has a plane for supporting the gel 6 and the diode 9 arranged on the plane of the substrate 8 in a two-dimensional array form.
蛍光色素で標識されたサンプルの蛍光をゲル６から検出する電気泳動装置１は、ゲル６を支持する平面を有する基板８と、基板８の平面上に二次元アレイ状に配置されたダイオード９を備えている。 - 特許庁 - A non-imaging optical coupler 100 that is a body of revolution includes a light-transmitting body in which a recessed input cavity 101 and a transparent droplet-shaped encapsulant of a light-emitting diode or an array of diodes in the cavity 101 are formed.
回転体である非画像形成光学カプラー１００は、凹んだ入力空洞部１０１と該空洞部内の発光ダイオード１０又はダイオードアレイ１０６の透明液滴形状のカプセル包みとを画成する光伝達ボディを含む。 - 特許庁 - This lighting arrangement 10 of the spectrophotometer for a color measuring device is formed as a line array (or an annular ring) of a light emission diode 11 surrounded by annular walls 14, 15 formed on a substrate 12 and a circuit board 13.
本発明は、色測定装置のための分光光度計の照明配列10であって、基板12、回路板13上に形成された環状壁14,15に囲まれた発光ダイオード11の線状アレイ（環状リングでもよい）として構成される。 - 特許庁 - The driving circuit of a thin film diode type display is formed by separating a circuit chip 37 formed on a substrate for forming an element being not illustrated and transcribing it to a substrate 12a in which thin film diodes are formed in an array state.
図示しない素子形成用基板上で形成した回路チップ３７を剥離し、薄膜ダイオードがアレイ状に形成されている基板１２ａ上へ転写することにより、薄膜ダイオード型ディスプレイの駆動回路を形成する。 - 特許庁 - Since a solid state light source unit 21, comprising a pseudo surface light source wherein a light emitting diode 21b is arranged like an array, is used, a long life of light emission and high emission efficiency are achieved while sufficient illuminating intensity is secured.
発光ダイオード２１ｂをアレイ状に配置した擬似面光源を備える固体光源ユニット２１を用いるので、十分な照明強度を確保しつつ、長い発光寿命と高い発光効率とを達成することができる。 - 特許庁 - The diode OR circuit 110 has a function preventing backflow between terminals A1 and A2, a function rectifying ac input from the terminal pair A1/A2 and a function preventing reverse voltage from being applied to the LED array 150.
このダイオードＯＲ回路１１０は、端子Ａ１〜Ａ２間の逆流防止機能と、端子対Ａ１／Ａ２からの交流入力を整流する機能と、ＬＥＤアレイ１５０に逆電圧が印加されることを防止する機能を持つ。 - 特許庁 - As to this X-ray detector, an X-ray detection element group 100 is formed by layering element groups 1 and a silicon photo-diode array chip 3, the element groups 1 each comprising a plurality of scintillator elements arranged like a matrix in a channel direction and in a slice direction.
このＸ線検出素子群１００は、チャンネル方向スライス方向にマトリックス状に配列された複数のシンチレータ素子より成る素子群１とから成るシリコンフォトダイオードアレイチップ３とを積層させたものである。 - 特許庁 - In hierarchical bit line structure provided with a main bit line and a sub-bit line, whole chip size can be reduced by arranging a serial diode switch requiring no additional gate control signal and a unit serial diode cell comprising a nonvolatile ferroelectric capacitor between the word line and the sub-bit line so as to realize the cross point cell array.
本発明は、メインビットラインとサブビットラインを備える階層的ビットライン構造において、別途のゲート制御信号が不要な直列ダイオードスィッチと不揮発性強誘電体キャパシタからなる単位直列ダイオードセルをワードラインとサブビットラインとの間に配置してクロスポイントセルアレイを具現することにより、全体的なチップサイズを縮小することができる。 - 特許庁 - In a structure where the array element and the organic electroluminescent diode are configured on the different substrates and connected together through a conductive spacer, in order to prevent defective contact between the conductive spacer and the organic electroluminescent diode, a difference is provided between an external pressure and an internal pressure of the substrate in a bonding process for a improved contacting force due to a pressure difference.
また、アレー素子と有機電界発光ダイオードを相異なる基板に構成して伝導スペーサを通して連結させる構造において、伝導スペーサと有機電界発光ダイオード間に接触不良が発生することを防止するために、合着工程で基板の外部圧力と内部圧力に差を与えて圧力差により接触力を向上させる。 - 特許庁 - A semiconductor memory device includes a memory cell array region A formed in a p-type well 1 where a plurality of memory cells are arranged in a matrix, a plurality of word lines 13 for commonly connecting memory cells aligned in the same row, and a protective diode region B formed in the p-well 1 to be separated from the memory cell array region A.
半導体記憶装置は、Ｐ型ウェル１に形成され、複数のメモリセルが行列状に配置されたメモリセルアレイ領域Ａと、複数のメモリセルのうち同一の行に並ぶメモリセル同士を共通に接続する複数のワード線１３と、Ｐ型ウェル１にメモリセルアレイ領域Ａと分離して形成された保護ダイオード領域Ｂとを有している。 - 特許庁 - To provide a semiconductor laser element and a semiconductor laser array, which are usable as a light source for a plant factory and a light source for excitation of a phosphor, and can reduce facility cost and power consumption compared to a high pressure sodium lamp and a light-emitting diode.
植物工場用の光源や蛍光体励起用の光源として使用可能であり、かつ高圧ナトリウムランプや発光ダイオードよりも設備コストや消費電力を低減できる半導体レーザ素子及び半導体レーザアレイを提供する。 - 特許庁 - When an input signal flows to input terminals 1A, 1B of a light emitting element 2, an electromotive force is generated in a photo diode array 3 to charge a parasitic capacitor of an output MOSFET 4 through a charging-discharging circuit 20 and an impedance circuit 30.
発光素子２の入力端子１Ａ、１Ｂに入力信号が流れると、フォトダイオードアレイ３に起電力が発生し、充放電回路２０とインピーダンス回路３０とを介して、出力用ＭＯＳＦＥＴ４の寄生コンデンサを充電する。 - 特許庁 - To provide a laser diode array capable of enhancing the yield in an LD bar sorting work and capable of enhancing the pumping efficiency of a laser without introducing a large scale system, and to provide a laser oscillator and laser processing apparatus.
ＬＤバーの選別作業における歩留まりを向上させることができると共に、大規模なシステムを導入することなくレーザの励起効率を向上させることができるレーザダイオードアレイ、レーザ発振器及びレーザ加工装置を提供する。 - 特許庁 - When a photovoltaic array 10 is constituted of a parallel connection circuit of solar cell modules 15a, or the like, a reverse current preventing diode 4a, or the like, is inserted in series with the + side wiring of a power generation element 2a, or the like, in each solar cell module 15a, or the like.
太陽電池モジュール１５ａ等により並列接続回路の太陽光アレイ１０を構成する場合、各太陽電池モジュール１５ａ等において発電素子２ａ等の＋側配線と直列に逆流防止ダイオード４ａ等を挿入する。 - 特許庁 - The light emitting diode array comprises a semiconductor substrate 2, a plurality of light emitting units 1 separately aligned and formed on the substrate 2, and a light shielding layer 11 formed on the substrate 2 so as to almost entirely bury gaps between the units 7.
半導体基板２と、半導体基板２上に、各々が離れて整列して形成された複数の発光部７と、各発光部７同士の隙間を殆んど全て埋める様に、半導体基板２上に形成された遮光層１１とを備える。 - 特許庁 - An extended part 3c extending outward more than a projection of the high frequency board 2 is provided to the drive circuit board 3 and a diode array 11 configuring the drive circuit is mounted on a side of the extension part 3c facing the high frequency board 2.
ここで、駆動回路用基板３には高周波用基板２の投影部分よりも外側に張り出す張出部３ｃが設けられ、この張出部３ｃの高周波用基板２側の面に駆動回路を構成するダイオードアレイ１１を実装してある。 - 特許庁 - A slit plate ST regulates the luminous flux of the laser beams LB1 and LB2 emitted from a laser diode array LD, and is constituted in the manner that it is decentered in parallel or can be decentered in parallel in the subscanning direction X so that a magnification difference in the main scanning direction Y between the laser beams LB1 and LB2 may be small.
スリット板(ST)は、レーザダイオードアレイ(LD)から発せられたレーザビーム(LB1,LB2)を光束規制し、レーザビーム(LB1,LB2)間の主走査方向(Y)の倍率差が小さくなるように、副走査方向(X)に平行偏芯しているか、平行偏芯可能に構成されている。 - 特許庁 - To provide a light emitting diode array of matrix driving system in which the amount of sneaking current that flows in the light emitting part in each block is uniformized to uniformize drive voltage and light emitting output of the light emitting part in each block.
マトリクス駆動方式の発光ダイオードアレイにおいて、各ブロック内で発光部に流れ込む回り込み電流量を均一化することにより、各ブロック内における発光部の発光出力と駆動電圧が均一化した発光ダイオードアレイを提供する。 - 特許庁 - The memory is provided with an n-type impurity area 14 formed in a memory cell array area on the upper surface of a p-type silicon substrate 13 and functioning as the cathode of a diode 10 included in a memory cell 9, and a plurality of p-type impurity areas 15 formed on the surface of the n-type impurity area 14 at prescribed intervals and functioning as the anode of the diode 10.
このメモリは、ｐ型シリコン基板１３の上面のメモリセルアレイ領域に形成され、メモリセル９に含まれるダイオード１０のカソードとして機能するｎ型不純物領域１４と、ｎ型不純物領域１４の表面に所定の間隔を隔てて複数形成され、ダイオード１０のアノードとして機能するｐ型不純物領域１５とを備えている。 - 特許庁 - The optoelectronic integrated circuit 600, having a sapphire substrate 611 of an SOS substrate 610 as a lower clad, is monolithically formed of an optical waveguide having a silicon film 611 as a core, an electronic integrated circuit 640 formed on the silicon film 611, and grooves 621, 622 for fixing optical fibers 670, 680, and is mounted in a hybrid with a photodiode array 650 and a laser diode array 660.
光電子集積回路６００は、ＳＯＳ基板６１０のサファイア基板６１１を下部クラッドとし、かつ、シリコン膜６１１をコアとした光導波路と、該シリコン膜６１１に形成された電子集積回路６４０と、光ファイバ６７０，６８０を固定する溝６２１，６２２とがモノリシックに形成され、さらに、フォトダイオードアレイ６５０およびレーザダイオードアレイ６６０がハイブリッドに搭載される。 - 特許庁 - In the array of pixels making up this CMOS active pixel image sensor, at least one pixel is provided with the photodetector 12, a voltage source 21 for supplying a voltage to the photodetector and a scavenging diode 40 adjacent to the photodetector that can be connected to the voltage source.
ＣＭＯＳアクティブピクセル画像センサを成すピクセルのアレイにおいて、少なくとも一つのピクセルが、光検出器１２と、光検出器に電圧を供給するための電圧源２１と、光検出器と隣合い、電圧源に接続可能な清掃ダイオード４０と、を備える。 - 特許庁 - The body has a curved sidewall 102 shaped to totally internally reflect all the light emitted from the LED and encapsulant, and all the light travels toward the sidewall 102 within a predetermined distance from the diode or the center of the array.
該ボディは、ＬＥＤ及びカプセル包みから放射された全ての光を全体として内部反射させるように形成されたボディ湾曲側壁１０２を有し、全ての光は、ダイオード又はアレイの中心から所定距離内でボディ湾曲側壁１０２に向かって移動する。 - 特許庁 - Emission of a plurality of light emitting elements 3 arranged, at a specified interval, in each light emitting diode array chip 2 is set such that the comparison results of characteristic value in the exposure intensity distribution of the light emitting elements 3 fall within a preset range.
各発光ダイオードアレイチップ２に所定間隔で配列された複数の発光素子３の露光強度分布における特性値の比較結果が有効画像領域にわたってあらかじめ設定した範囲に収まるように発光素子３の発光量が設定される。 - 特許庁 - In a light emitting diode array wherein a light emitting part (1) and bonding pat parts (8a, 8c) are arranged each across a mesa groove (31) formed on a substrate, a mesa step (50) is formed to block the mesa groove (31) in a dicing area (41) for cutting in a direction perpendicular to the mesa groove (31).
基板上に形成されたメサ溝(31)を隔てて、発光部(1)とボンディングパット部(8a,8c)とがそれぞれ配列された発光ダイオードアレイにおいて、メサ溝(31)に直交する方向に切断するためのダイシングエリア(41)に、メサ溝(31)を遮断するようにメサ段(50)が形成されている。 - 特許庁 - A light emitting unit is constituted of a light emitting diode (LED) chip 12 and a prism array 10 which is provided at the front and near the LED chip 12 and which converts rays of light existing out of a prescribed angle range of output rays of light of the LED chip 12 into a prescribed angle range.
発光ユニットを、発光ダイオード（ＬＥＤ）チップ１２と、該ＬＥＤチップ１２の前方近傍に配設され、上記ＬＥＤチップ１２の出力光の所定の角度範囲以外の光を該角度範囲内に変換するプリズムアレイ１０とから構成する。 - 特許庁 - This light emitting device includes a light emitting cell block having a plurality of light emitting cells arranged in an array-like shape and serially connected to one another; and a bridge rectifying circuit including first to fourth diode blocks each having a plurality of diodes serially connected to one another, wherein the first to fourth diode blocks are adjacent to the light emitting cell block and arranged by surrounding the light emitting cell block.
本発明による発光素子は、アレイ状に配置され且つ直列に連結された複数個の発光セルを有する発光セルブロックと、直列に接続された複数のダイオードをそれぞれ有する第１から第４ダイオードブロックを有するブリッジ整流回路とを備え、前記第１から前記第４ダイオードブロックは前記発光セルブロックに隣接し前記発光セルブロックを取り囲んで配置されている。 - 特許庁 - An active disabling circuit by a diode 228 and a passive disabling circuit by an inductor 232 connected in parallel to a capacitor 226 via a pair of antiparallel diodes 234, 234' are arranged in plural receiving coils 220 to 380 forming a phased array, and the active disabling circuit is controlled by a bias control means 120.
フェーズドアレイをなす複数の受信コイル２２０〜３８０に、ダイオード２２８によるアクティブディスエーブル回路と、１対の逆並列ダイオード２３４，２３４’を介してキャパシタ２２６に並列接続したインダクタ２３２によるパッシブディスエーブル回路を設け、アクティブディスエーブル回路をバイアス制御手段１２０で制御する。 - 特許庁 - When one solar cell module 15b, for example, in the photovoltaic array 10 fails and its voltage drops abnormally, a reverse current preventing diode 4b is brought into reverse bias state by the voltage difference from other normal solar cell modules 15a and 15c, for example.
太陽光アレイ１０において太陽電池モジュールの１個（例。太陽電池モジュール１５ｂ）が故障し、その電圧が異常に低下した場合、他の正常な太陽電池モジュール（例。太陽電池モジュール１５ａ、１５ｃ）との間の電圧差により逆流防止ダイオード４ｂが逆バイアス状態となる。 - 特許庁 - In this method, image formation including an irradiation process using a light emitting diode array as an exposure light source is carried out.
発光ダイオードアレイを露光光源として照射する工程を含む画像形成方法において、該電子写真感光体の光減衰特性が、下記の条件（１）及び（２）を満たし、かつ、該電子写真感光体が、感光層の上に３次元的に架橋したポリマーを含有する表面層を有する画像形成方法。 - 特許庁 - To provide a 3000 VDC class semiconductor relay which is packaged compact without increasing a high voltage resistant DMOSFET element area and a chip area of a voltage output type photo-diode array as small as possible in comparison with a conventional voltage resistant 1500 VDC class semiconductor relay.
従来の耐圧１５００ＶＤＣ級半導体リレーと比較し、高耐圧ＤＭＯＳＦＥＴ素子面積、電圧出力型フォトダイオードアレイのチップ面積を極力増加させることなしに、また、小型にパッケージされた３０００ＶＤＣ級の半導体リレーを提供する。 - 特許庁 - The light emitting diode array further includes a plurality of light emitting diodes, which are arranged on corresponding passing parts among the passing parts and include 1st and 2nd electric contacts which are so electrically connected as to separate the electric conductive traces respectively.
発光ダイオードアレイはまた複数の発光ダイオードを含み、該複数の発光ダイオードのそれぞれは、前記通過部のうちの対応する通過部の上に配置され、前記電気伝導性トレースのそれぞれを分離するように電気的に接続された第１および第２の電気コンタクトを含む。 - 特許庁 - Thus, since the electrodes 40 are formed in a pectinated shape, the contact length of the surface of the unit 37a having the highest leakage light emitting output with the electrodes 40 can be gained, and the light emitting output of the overall diode array 30 can be remarkably improved.
このように、電極４０を櫛形状に形成しているので、漏れ発光出力が最も高い発光部３７ａの表面と電極４０との接触長を稼ぐことができ、発光ダイオードアレイ３０全体の発光出力を大幅に向上させることができる． - 特許庁 - A plurality of light emitting diodes are arranged in a two dimensional array on a single substrate as a unit, and voltage between the opposite ends of the light emitting diode formed on the substrate is raised by connecting unit chips in series to assure the use of high operation voltage and improve light emission brightness.
同一基板上に複数の発光ダイオードをユニットとして二次元アレイ状に配列し、各ユニットチップを直列に接続することにより、該基板上に形成した発光ダイオード両端の電圧を高くして高い動作電圧の使用を可能とし、且つ発光輝度を向上する。 - 特許庁 - A sealing material 8 is constructed so as to be a barrier with respect to the fragments of a common wire 3 cut off with a laser beam irradiating it from a lower portion of an array substrate 1, by arranging a section 6 to be cut off from the common wire 3 connected to the protective diode 4 so as to correspond to the sealing material 8.
保護ダイオード４に接続された共通配線３の切断部６をシール材８に対応するように配置することで、アレイ基板１の下部から照射されたレーザーによって切断された共通配線３の破片に対して、シール材８が障壁になるようにしている。 - 特許庁 - A range switching circuit 12 is provided with an array of a plurality of scaled impedances 24, 26, 28, 30, 32 and 34 in serial relation and provided with a switch for the detection-cum-limiting of a voltage between both ends of one impedance among the impedances, for example, a back-to-back Zener diode 36.
レンジ切替え回路１２は、直列関係にある複数の目盛り付きインピーダンス２４、２６、２８、３０、３２、３４のアレイを備え、これらのインピーダンスのうちの一つのインピーダンスの両端間の電圧検知用兼電圧制限用スイッチ、例えば、バックツーバックのツェナーダイオード３６が設けられる。 - 特許庁 - The failures of all light sources within the laser diode array are detected in image writing operation by successively performing light emission while switching the light source to be detected for failures one by one between scanning after generating a synchronous detection signal, and performing failure detection of the light source by a synchronous detection signal generation means.
同期検出信号生成後に、故障検出を行う光源を走査間で一つずつ順次切り換えて発光し、同期検出信号生成手段にて、光源の故障検出を行うことで、画像書き込み動作時にレーザダイオードアレイ内の全光源の故障を検出する。 - 特許庁 - In a multibeam light source part 32, after the optical scanner guides, via the collimator lens 103, a plurality of light beams irradiated from a plurality of light-emitting points provided on a multibeam laser diode array 101, the optical scanner emits them, and in the optical scanner, the tilt angle of the collimator lens, with respect to the arranged face of the light emitting points, is set adjustable.
マルチビーム光源部３２において、マルチビームレーザダイオードアレイ１０１が備える複数の発光点から照射された複数の光ビームをコリメータレンズ１０３を介して導光した後に射出する光走査装置であって、前記発光点の配列面に対する前記コリメータレンズの傾斜角度を調節可能とする。 - 特許庁 - This lighting system includes a light converging reflecting mirror 3 for reflecting and converging an output light from a light emitting diode array, and a luminous flux propagation direction deflecting element 5 for deflecting a propagation direction of a luminous flux to be imaged by the convergence, to a direction substantially along an optical axis 4 of the whole lighting system.
照明装置は、発光ダイオードアレイからの出力光を反射させると共に収束させる集光反射鏡３と、収束により結像されようとする光束の伝搬方向を、照明装置全体の光軸４に略沿う方向に偏向させるための光束伝搬方向偏向素子５とを備える。 - 特許庁 - To provide a light source device capable of alleviating temperature-rise differences of light-emitting diodes mounted on light-emitting diode substrates in array, uniformalizing temperature of the light-emitting diodes raised in temperature, and alleviating luminance unevenness of the light-emitting diodes as well as a display device capable of uniformalizing luminance distributions of display faces.
並べて配されている発光ダイオード基板に実装の発光ダイオードの昇温差を低減でき、昇温された発光ダイオードの温度を均一化でき、発光ダイオードの輝度ムラを低減することができる光源装置、及び表示面の輝度分布を均一化することができる表示装置を提供する。 - 特許庁 - The coordinate read section 20b consists of a light source 6 comprising a red high luminance light emitting diode that emits a light to the original 30, of a lens 7 that collects the reflected light from the original, of an optical sensor 8 being a two-dimensional array, and of an arithmetic means 9 consisting of a digital signal processor that calculates coordinates from image data read by the optical sensor 8.
座標読みとり部２０ｂは原稿３０を照射する赤色高輝度発光ダイオードからなる光源６、原稿からの反射光を集光するレンズ７、２次元アレイの光学センサー８、光学センサー８で読みとった画像データから座標値を演算するデジタルシグナルプロセッサーより成る演算手段９から成る。 - 特許庁 - The magnetoresistance RAM comprises a plurality of P-N diodes formed in a plurality of N^+-type regions in a semiconductor substrate, a barrier conductive layer, the MTJ and the word line laminated on a P-type impurity region to an MRAM cell array so that one end of the N^+-type region is coupled to a bit line, and the other end is connected to the cell plate via a diode.
半導体基板内の複数のＮ＋領域に複数のＰ−Ｎダイオードを形成し、Ｐ型不純物領域の上に、バリヤー導電層、ＭＴＪ、及びワードラインを積層してＭＲＡＭセルアレイとし、Ｎ＋領域の一端はビットラインと連結し、他端はダイオードを介してセルプレートと接続する。 - 特許庁 - At one end part of an optical fiber substrate 13, made of quartz glass, which has V grooves 11 for optical fibers formed on both axial end part sides and a container type resin storage part 12 formed at an intermediate part, a light emitting diode array 20 is fixed so that its elements 21 abut against a V groove 11.
軸方向の両端部側に光ファイバ用Ｖ溝１１が形成されるとともに、中間部に容器状の樹脂貯留部１２が形成された石英ガラス製の光ファイバ用基板１３の片側端部に、発光ダイオードアレイ２０をその素子２１がＶ溝１１とつきあわされるように固定する。 - 特許庁 - This dual panel type organic electroluminescent element has a structure where a pixel driving part (an array element layer including thin film transistors) and a luminescent part (organic electroluminescent diode element) are formed on substrates different from each other; and an electrical connection pattern for connecting both the elements is formed in the pixel driving part.
本発明は、ピクセル駆動部(薄膜トランジスタを含むアレイ素子層)と発光部(有機電界発光ダイオード素子)を相互に異なる基板上に構成し、発光部に電流を供給するために、ピクセル駆動部に両素子を連結する電気的連結パターンが形成された構造のデュアルパネルタイプの有機電界発光素子を提供する。 - 特許庁 - The method of manufacturing the mounting product in which an electrode 11 of a photo-diode array and an electrode 71 of an ROIC (Read-Out IC) 50 are joined together via the junction bumps 79, 9 includes the step of forming the junction bump 79 on the electrode 71 of the ROIC, and the step of chemical-mechanical-polishing (CMP) the junction bumps 79 on the entire of the ROIC.
フォトダイオードアレイの電極１１とＲＯＩＣ５０の電極７１とが、接合バンプ７９，９を介在させて接合された実装製品の製造において、ＲＯＩＣの電極７１に接合バンプ７９を形成する工程と、ＲＯＩＣの全体の接合バンプ７９を化学機械研磨（ＣＭＰ：Chemical Mechanical Polishing）する工程とを備えることを特徴とする。 - 特許庁 - To provide a magnetoresistance RAM (MRAM) of a simple structure by forming a cell array by forming a cell having a simple structure and a small cell size by storing two or more data, by coupling an MTJ (Magnetic Tunnel Junction) between a word line and a P-N diode and further coupling a plurality of cells in a NAND type between a bit line and a cell plate.
ワードラインとＰ−Ｎダイオードとの間にＭＴＪ（ＭａｇｎｅｔｉｃＴｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）を結合して２つ以上のデータを記憶させ、構造が簡単でセルサイズが小さいセルを具現し、さらに、ビットラインとセルプレートとの間に複数個のセルをＮＡＮＤ型に連結してセルアレイを具現することにより、簡単な構造の磁気抵抗ラム（ＭＲＡＭ）を具現する。 - 特許庁 - The maintenance terminal has a light-emitting diode (LED) 1 wherein eight light emitting elements are disposed in two lines, allowing state display by turning on and off of a plurality of display elements correspondingly to a setting state inside a network of the disk array device selectively changed over by selective insertion of the conduction pin to the plurality of setting terminals.
また、複数の設定端子に対する同通ピンの選択的挿入により、選択的に切り替えられたディスクアレイ装置のネットワーク内の設定状態に対応して複数の表示素子の点灯及び消灯による状態表示を可能とする８つの発光素子を２列に配列した発光ダイオード（ＬＥＤ）１を備えている。 - 特許庁 - A second resistor 49, whose resistance value is greater than the resistance value of the first resistor 43, is inserted between the pixel array region 10b and the scanning line drive circuit 104, The resistance value from the central position in the longitudinal direction of the scanning line 3a up to the scanning line driving circuit 104 is greater than the resistance value from the central position up to the diode elements 41, 42.
画素配列領域１０ｂと走査線駆動回路１０４との間には、第１の抵抗４３よりも抵抗値が大きい第２の抵抗４９が介挿され、走査線３ａの長さ方向の中央位置から走査線駆動回路１０４までの抵抗値は、中央位置からダイオード素子４１、４２までの抵抗値よりも大きい。 - 特許庁 - To improve stress relaxing characteristic in a laser diode and the bond strength of wire bond connections by arranging channels having laser diodes in an array form, and providing aligning markers, which are used for alignment, only for the center channel among the channels.
本発明は、中央チャネル以外の隣接チャネルに目合わせマーカを不要とし、チャネル数に関わらず、レーザダイオード内の応力緩和特性の向上、ワイヤーボンド接続の接合強度の向上、レーザダイオード放熱性特性の向上、及びレーザダイオードへのボンディングワイヤの実装の容易化を同時に実現するアレイ型レーザダイオード及び製造方法を提供することを課題とする。 - 特許庁 - In a light emitting diode array wherein a large number of light emitting diodes are arranged, voltage comparators 3 outputting the comparison results of the voltages of the terminals of the light emitting diodes with given reference voltage are provided at every light emitting diodes and a reference voltage input terminal 7 for applying variable reference voltage judging the deterioration of the light emitting diodes to the voltage comparators 3 is provided.
複数の発光ダイオード１を並べてなる発光ダイオードアレイにおいて、前記発光ダイオードの端子の電圧と与えられた基準電圧とを比較した結果を出力する電圧比較器３を各発光ダイオード毎に設け、これら電圧比較器３に対して発光ダイオードの劣化を判定する可変の基準電圧を与えるための基準電圧入力端子７を設けた。 - 特許庁 - An imaging array 100 comprises a plurality of pixels 131, 134 each comprising a photo-diode 112 comprising first and second terminals, a local reset circuit 101 for connecting the first terminal to a column reset line 158 and a buffer circuit 116 for selectively connecting the first terminal to a column bit line 118 in response to a word select signal 121, and a column reset circuit 60.
イメージングアレイ１００は、第１、第２の端子を備えるフォトダイオード１１２と、第１の端子を列リセットライン１５８に接続するためのローカルリセット回路１０１と、第１の端子をワード選択信号１２１に応じて列ビットライン１１８に選択的に接続するためのバッファ回路１１６とを備える複数のピクセル１３１、１３４と、列リセット回路６０とを備える。 - 特許庁
- 特許庁
- Copyright © Japan Patent office. All Rights Reserved.
